CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - Altera Quartus II

搜索资源列表

  1. Chapter-8

    0下载:
  2. 练习八利用有限状态机进行时序逻辑的设计322 -• Source code of designs in chapters 1 to 8. • Chapter 8 designs include the SAYEH processor, its C Compiler, and its Sort program run files. • Several Designs, including SAYEH, that are programmed on
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:336324
    • 提供者:shixiaodong
  1. All-DigitalQPSK-Demodulator

    0下载:
  2. Altem公司quartus II 8.1开发环境下,完成了中频全数字解调器的FPGA实现,并对数 字下变频、载波同步、位同步等解调器的核心模块设计进行了详细的分析和说明,给出 了实现框图和仿真波形。同时在本设计中应用了Altera公司的NiosII软核处理器技术, 用于载波的大频偏校正和解调器各个部分的监测和控制。最后给出了QPSK中频全数字 解调器关键性能指标的测试方法和测试结果,测试结果表明本设计达到了预期的性能指 标要求。-The Algorithm is con
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4328174
    • 提供者:zhuimeng
  1. quartus_guide

    0下载:
  2. 这是一个简要介绍Altera公司的Quartus II使用的基础性教程,很适合初学者。-This is a brief introduction to Altera Corporation the basis of the Quartus II tutorial is suitable for beginners Persons.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:605111
    • 提供者:王红卫
  1. DE0_exercise

    0下载:
  2. Altera公司生产的DE2开发板上附带资料的10个实验代码,在Quartus II环境下开发,绝对有价值(部分是在DE0上实现)-experiments of DE2 ,Altera,developmented with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-22
    • 文件大小:40696097
    • 提供者:张嘉男
  1. verilog_hdl

    0下载:
  2. You can now read the brochure in the Quartus II. Altera ® the Quartus ® II design software is suitable for The most comprehensive single-chip programmable system (SOPC) design environment. If you have previously used MAX + PLUS ® II s
  3. 所属分类:Other systems

    • 发布日期:2017-04-09
    • 文件大小:1344286
    • 提供者:任耀庭
  1. june2010_1

    0下载:
  2. 一种新型SOPC自动指纹识别系统设计,:本文设计了一种基于SOPC的新型结构的自动指纹识别系统。通过对指纹处理整体流程的选择和优化,把耗时较多的指纹预处理部分整体硬件化,耗时较少的匹配部分软件化,使得系统处理速度有了显著提高,1.5s内可以完成一幅指纹图像的预处理,3s内可以完成一幅指纹图像的比对。本设计使用Quartus II软件完成了系统模块设计及仿真,使用NiosⅡ IDE软件完成了软件代码的实现,并在以Altera 公司的Cyclone II FPGA芯片为核心的DE2开发板上实现了整个
  3. 所属分类:Project Design

    • 发布日期:2017-04-04
    • 文件大小:610362
    • 提供者:kudding
  1. pingpangqiu

    0下载:
  2. 本文使用 FPGA 芯片来模拟实际的乒乓球游戏。本设计是基于 Altera 公司的 FPGA Cyclone II 芯片 EP2C5T144C8 的基础上实现,运用 Verilog HDL 语言编程,在 Quartus II 软件上进行编译、仿真,最终在开发板上成功实现下载和调试。 -This article uses the FPGA chip to simulate the actual game of table tennis. The design is based Altera
  3. 所属分类:Other Riddle games

    • 发布日期:2017-03-29
    • 文件大小:48890
    • 提供者:jingdizhimo
  1. MyC2Board_RS232_Test

    0下载:
  2. 这是一个Altera FPGA NIOS II RS232通讯程序。 在Quartus II工程中,用Qsys建立了一个NIOS II为核心的CPU系统,并挂接了一个RS232接口。 在software目录下,有三个工程,一个是用C++类包装的RS232类的Eclipse工程,一个是不用C++类包装的Eclipse工程,还有一个是用VC++2008编写的RS232测试工程。 VC++2008编写的工程运行在PC机上,与FPGA中的NIOS II通讯。 这个实验的主要目的是编写一个
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-02
    • 文件大小:13865090
    • 提供者:li hui xian
  1. RS232

    0下载:
  2. (6)实验6:串口通讯实验,完整的设计工程文件在RS232文件夹下二、运行环境 程序在以下环境调试通过: (1)Windows XP; (2)Altera公司的Quartus II 8.0 for windows; (3)Altera公司的Nios II 8.0 IDE for windows; (4)Mentor公司的ModelSim SE 6.0;-(6) (2) Altera Corporation Quartus II 8.0 for windows Exp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:14114346
    • 提供者:boyzone
  1. jingdaqi

    0下载:
  2. VHDL编写的一个题目竞答器。在quartus II上验证通过,并且在altera的FPGA上实现-VHDL to write a topic quizzes. Validation through quartus II, and altera the FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:6367135
    • 提供者:侯松岩
  1. 基于FPGA直接序列扩频系统的设计

    1下载:
  2. 针对一般无线通信系统抗干扰、抗噪声以及抗多径性能力差的缺点,提出了一种基于FPGA 的直接序列 扩频系统设计。该设计采用63 位的pn 码作为扩频调制的码序列,在发送端,对信息码进行扩频调制; 在接收端,对 收到的扩频调制信号进行解扩,增强了系统的抗干扰性和可靠性。同时在Altera 公司的Quartus II 软件中,使用硬件描 述语言VHDL 和原理图相结合的方法进行了电路的设计实现。通过把电路下载到Altera 公司的CycloneIII 的 EP3C10E144C8N 芯片中调试
  3. 所属分类:文件格式

    • 发布日期:2013-02-18
    • 文件大小:468566
    • 提供者:ymlhhb
  1. ffjk

    0下载:
  2. its a flip flop jk based in quartus II altera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:253587
    • 提供者:edgar
  1. my_test_rw_pack9

    0下载:
  2. 基于Verilog HDL的SDRAM控制器。 实验条件: 工具:Quartus II 6.0 ,SignalTap II FPGA:Altera Cyclone EP1C12Q240C8N SDRAM:HY57V283220T-6-SDRAM controller based on Verilog HDL. Experimental conditions: Tools: Quartus II 6.0, SignalTap II FPGA: Altera Cyclon
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:3520200
    • 提供者:TYS
  1. baker-code-generator

    0下载:
  2. 巴克码发生器,VHDL语言描述,可以在quartus II上运行,基于altera-baker code generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:293502
    • 提供者:sddxzq
  1. EP2C8-2010_FPGA

    0下载:
  2. EP2C208C8 FPGA开发源代码(芯蓝C8板) turn_on_led 点亮LED sw_led 拨动开关控制LED rider_led 跑马灯 water_led 流水灯 key_led_without_debounce 轻触开关控制LED,无按键去抖 key_led_with_debounce 轻触开关控制LED,有按键去抖 seg7x8_dynamic_disp 七段数码管动态显示 matrixKeyb
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3846240
    • 提供者:wqc
  1. LED-ZOU-MA-DENG

    0下载:
  2. 这是基于ALTERA MAX系列低端FPGA开发板的LED走马灯源文件。压缩包包含了可以运行的整个工程。环境为QUARTUS II。-This is based ALTERA MAX series low-end FPGA development board LED lantern source files. Compressed packet contains the entire project can run. Environment QUARTUS II.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:221384
    • 提供者:石同享
  1. XUELIEXINHAOFASHENGQI

    0下载:
  2. 基于ALTERA MAX系列FPGA的开发板的序列信号发生器源码。应该可以通用。设计环境为QUARTUS II。压缩包包含整个工程。-ALTERA MAX Series FPGA-based development board serial signal generator source. Should be universal. Design environment QUARTUS II. Archive contains the entire project.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:116632
    • 提供者:石同享
  1. Pingpong

    0下载:
  2. A Altera DE-2 ping pong game which using a PS/2 keyboard to control.VGA port of DE-2 will be the output of the game video.The sources code build from VHDL code on Quartus II.-A Altera DE-2 ping pong game which using a PS/2 keyboard to control.VGA por
  3. 所属分类:Other Games

    • 发布日期:2017-06-11
    • 文件大小:18709745
    • 提供者:kkddaa
  1. LedOnOff

    0下载:
  2. Quartus II Altera FPGA EP2C5Q208
  3. 所属分类:Other systems

    • 发布日期:2017-04-09
    • 文件大小:14086
    • 提供者:young kim
  1. fir_test01

    0下载:
  2. 在quartus ii 环境下,用VHDL语言编写的基于ALTERA 的IP核的FIR低通滤波器。 -In quartus ii environment, using VHDL language ALTERA FIR IP core based on the low-pass filter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1510787
    • 提供者:xuegamgma
« 1 2 3 4 5 67 »
搜珍网 www.dssz.com