搜索资源列表
8b_10b
- vhdl编写，8b—10b 编解码器设计 Encoder: 8b/10b Encoder (file: 8b10b_enc.vhd) Synchronous clocked inputs (latched on each clock rising edge) 8-bit parallel unencoded data input KI input selects data or control encoding Asynchronous act
AD9826.vhd
- 驱动AD9826的VHDL程序，经测试可以成功驱动
pinlvji.vhd
- 频率计vhdl程序
mask.vhd
- mask
adc0809.vhd
- adc0809
shouhuoji.vhd
- 自动售货机程序
bujindianji.vhd
- 步进电机的vhdl源程序
TLC7524.vhd
- TLC7524的接口源程序
64_test_vectors
- 交通灯设计 请注意: 本例的各个源描述的编译顺序应该是: 64_tlc.vhd 64_test_vector.vhd
Assembler
- 在FPGA的嵌入式picoblaze设计中使用到的汇编器，在DOS下就可方便使用，方法：首先进行DOS命令窗，进行工作目录，运行kcpsm3 <filename>.psm 编译通过将生成VHD文件
SIMTUT_TB.VHD
- 用StateCAD设计一个“串进并出的加法器”状态机，并使用StateCAD测试激励生成器设计测试激励，验证该状态机，掌握完整的StateCAD设计流程.
stopwatch_tb.vhd
- 用ISE中各种工具设计“运动计时表”.加深对FPGA/CPLD设计流程的理解，体会ISE集成的各种设计工具的使用方法与技巧。
32×4bitRAM
- 32×4bit 的RAM设计。VHD语言。能在ISE上仿真。
butter_lib.vhd
- 大型门阵的快速傅立叶变换算法的实现 以及研究 有关1024点的快速傅立叶变换
PCI-T32
- PCI.VHD, THE INTERFACE MODULE WITH PCI AGENT CHIP --v1.0: For CY7C9689, First Version working on L01A chip --V2.0: For simplified PCI Agent, Xilinx and AMD chips
VHD
- 低电平脉冲状态的捕抓（多个）缓存并 用减小的并口线输出
work1ADD8
- 组合电路的设计8位加法器设计(ADD8.vhd)
17_parity
- 本例对各个文件进行编译的顺序是: 17_parity.vhd 17_test_bench.vhd
1243687
- 数字频率计VHDL程序 --文件名：plj.vhd。 --功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHz。
iic_vhdl
- iic总线控制器VHDL实现 -- VHDL Source Files: i2c.vhd -- top level file i2c_control.vhd -- control function for the I2C master/slave shift.vhd -- shift register uc_interface.vhd -- uC interface function for an 8-bit 68000-like uC u