CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程

文件名称:clk_div3

  • 所属分类:
  • 标签属性:
  • 上传时间:
    2012-11-16
  • 文件大小:
    274.95kb
  • 已下载:
    0次
  • 提 供 者:
  • 相关连接:
  • 下载说明:
    别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容来自于网络,使用问题请自行百度

在fpga中对于pll无法完成的分频,可采用计数方式,本例用状态机实现对时钟的奇数分频。-Pll in fpga can not be completed in the sub-frequency counting method can be used, in this case with the state machine to achieve an odd number on the clock frequency.
(系统自动生成,下载前可以参看下载内容)

下载文件列表

clk_div3/clk_div3.asm.rpt
clk_div3/clk_div3.cdf
clk_div3/clk_div3.done
clk_div3/clk_div3.eda.rpt
clk_div3/clk_div3.fit.rpt
clk_div3/clk_div3.fit.smsg
clk_div3/clk_div3.fit.summary
clk_div3/clk_div3.flow.rpt
clk_div3/clk_div3.map.rpt
clk_div3/clk_div3.map.summary
clk_div3/clk_div3.pin
clk_div3/clk_div3.pof
clk_div3/clk_div3.qpf
clk_div3/clk_div3.qsf
clk_div3/clk_div3.qws
clk_div3/clk_div3.sof
clk_div3/clk_div3.sta.rpt
clk_div3/clk_div3.sta.summary
clk_div3/clk_div3.v
clk_div3/clk_div3.v.bak
clk_div3/clk_div3_nativelink_simulation.rpt
clk_div3/db/clk_div3.(0).cnf.cdb
clk_div3/db/clk_div3.(0).cnf.hdb
clk_div3/db/clk_div3.asm.qmsg
clk_div3/db/clk_div3.cbx.xml
clk_div3/db/clk_div3.cmp.ecobp
clk_div3/db/clk_div3.cmp.rdb
clk_div3/db/clk_div3.cmp0.ddb
clk_div3/db/clk_div3.cmp1.ddb
clk_div3/db/clk_div3.cmp2.ddb
clk_div3/db/clk_div3.cmp_bb.cdb
clk_div3/db/clk_div3.cmp_bb.hdb
clk_div3/db/clk_div3.cmp_bb.logdb
clk_div3/db/clk_div3.cmp_bb.rcf
clk_div3/db/clk_div3.dbp
clk_div3/db/clk_div3.db_info
clk_div3/db/clk_div3.eco.cdb
clk_div3/db/clk_div3.eda.qmsg
clk_div3/db/clk_div3.fit.qmsg
clk_div3/db/clk_div3.hier_info
clk_div3/db/clk_div3.hif
clk_div3/db/clk_div3.map.bpm
clk_div3/db/clk_div3.map.cdb
clk_div3/db/clk_div3.map.ecobp
clk_div3/db/clk_div3.map.hdb
clk_div3/db/clk_div3.map.logdb
clk_div3/db/clk_div3.map.qmsg
clk_div3/db/clk_div3.map_bb.cdb
clk_div3/db/clk_div3.map_bb.hdb
clk_div3/db/clk_div3.map_bb.logdb
clk_div3/db/clk_div3.pre_map.cdb
clk_div3/db/clk_div3.pre_map.hdb
clk_div3/db/clk_div3.psp
clk_div3/db/clk_div3.pss
clk_div3/db/clk_div3.rtlv.hdb
clk_div3/db/clk_div3.rtlv_sg.cdb
clk_div3/db/clk_div3.rtlv_sg_swap.cdb
clk_div3/db/clk_div3.sgdiff.cdb
clk_div3/db/clk_div3.sgdiff.hdb
clk_div3/db/clk_div3.sld_design_entry.sci
clk_div3/db/clk_div3.sld_design_entry_dsc.sci
clk_div3/db/clk_div3.sta.qmsg
clk_div3/db/clk_div3.sta.rdb
clk_div3/db/clk_div3.syn_hier_info
clk_div3/db/clk_div3.tis_db_list.ddb
clk_div3/db/logic_util_heursitic.dat
clk_div3/db/prev_cmp_clk_div3.asm.qmsg
clk_div3/db/prev_cmp_clk_div3.eda.qmsg
clk_div3/db/prev_cmp_clk_div3.fit.qmsg
clk_div3/db/prev_cmp_clk_div3.map.qmsg
clk_div3/db/prev_cmp_clk_div3.qmsg
clk_div3/db/prev_cmp_clk_div3.sta.qmsg
clk_div3/incremental_db/compiled_partitions/clk_div3.db_info
clk_div3/incremental_db/compiled_partitions/clk_div3.root_partition.map.cdb
clk_div3/incremental_db/compiled_partitions/clk_div3.root_partition.map.dpi
clk_div3/incremental_db/compiled_partitions/clk_div3.root_partition.map.hdb
clk_div3/incremental_db/compiled_partitions/clk_div3.root_partition.map.kpt
clk_div3/incremental_db/README
clk_div3/simulation/modelsim/clk_div3.vo
clk_div3/simulation/modelsim/clk_div3.vt
clk_div3/simulation/modelsim/clk_div3.vt.bak
clk_div3/simulation/modelsim/clk_div3_fast.vo
clk_div3/simulation/modelsim/clk_div3_modelsim.xrf
clk_div3/simulation/modelsim/clk_div3_run_msim_rtl_verilog.do
clk_div3/simulation/modelsim/clk_div3_run_msim_rtl_verilog.do.bak
clk_div3/simulation/modelsim/clk_div3_run_msim_rtl_verilog.do.bak1
clk_div3/simulation/modelsim/clk_div3_v.sdo
clk_div3/simulation/modelsim/clk_div3_v_fast.sdo
clk_div3/simulation/modelsim/modelsim.ini
clk_div3/simulation/modelsim/msim_transcript
clk_div3/simulation/modelsim/rtl_work/clk_div3/verilog.psm
clk_div3/simulation/modelsim/rtl_work/clk_div3/_primary.dat
clk_div3/simulation/modelsim/rtl_work/clk_div3/_primary.vhd
clk_div3/simulation/modelsim/rtl_work/clk_div3_vlg_tst/verilog.psm
clk_div3/simulation/modelsim/rtl_work/clk_div3_vlg_tst/_primary.dat
clk_div3/simulation/modelsim/rtl_work/clk_div3_vlg_tst/_primary.vhd
clk_div3/simulation/modelsim/rtl_work/_info
clk_div3/simulation/modelsim/vsim.wlf
clk_div3/simulation/modelsim/rtl_work/clk_div3
clk_div3/simulation/modelsim/rtl_work/clk_div3_vlg_tst
clk_div3/simulation/modelsim/rtl_work
clk_div3/incremental_db/compiled_partitions
clk_div3/simulation/modelsim
clk_div3/db
clk_div3/incremental_db
clk_div3/simulation
clk_div3

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台,只提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。更多...
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或换浏览器;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*快速评论: 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内  容:
*验 证 码:
搜珍网 www.dssz.com