搜索资源列表
shiyan3
- 在quartus中打开，这是4位无符号数乘法器的bdf电路图。很精髓！-Open in quartus, which is 4 bit unsigned number bdf multiplier circuit. Very essence!
fpgashiyi
- FPGA 开发实例，加法器，乘法器，计数器等-examples of FPGA
ade
- 用VERILOG HDL 语言实现一个8位串行乘法器-VERILOG HDL language with an 8-bit serial multiplier
mult_addtree
- 用VERILOG HDL 语言实现一个4位的流水线乘法器-VERILOG HDL language with a 4-bit pipelined multiplier
cordic_mpy_100722
- 6bit & 32 bit pipeline CORDIC 乘法器-6bit & 32 bit pipeline CORDIC Multiplier
FFT_based_on_DSP
- 快速傅氏变换（FFT）是离散傅氏变换的快速算法，它是根据离散傅氏变换的奇、偶、虚、实等特性，对离散傅立叶变换的算法进行改进获得的。它对傅氏变换的理论并没有新的发现，但是对于在计算机系统或者说数字系统中应用离散傅立叶变换，可以说是进了一大步。数字信号处理器(DSP)是一种可编程的高性能处理器，近年来发展很快．它不仅适用于数字信号处理，而且在图像处理、语音处理、通信等领域得到了广泛的应用．通用的微处理器在运算速度上很难适应信号实时处理的要求．联沪处理器中集成有高速的乘法器硬件，能快速地进行大量数据的
multi8x8
- 通过元件例化语句和信号声明实现8*8的乘法器-Cases through the components of statements and declarations to achieve the signal multiplier 8* 8
Using_Embedded_Multipliers_in_Spartan-3_FPGAs
- 使用Spartan-3的嵌入式乘法器，VHDL语言-Using Embedded Multipliers in Spartan-3 FPGAs
divideVerilog
- 在FPGA上编写的快速乘法器、可用于综合等模块-fast divide\
multiply
- vhdl语言编写，实现了任意位数的两个数的乘法器-Realize any two-digit number of multiplier
PFC10
- PFC功率因素校正电路，基于乘法器的APFC-PFC power factor correction circuit, multiplier-based APFC
VerilogSourceCode
- 乘法器、除法器、多路选择器、编码器、BCD码转换、加法器、减法器、状态机、四位比较器、数码管、串口、跑马灯、电子钟-Multiplier, divider, multiplexer, encoder, BCD code converter, adder, subtractor, state machines, four more players, digital control, serial port, marquees, electronic clock
93317478verilog.HDL.examples
- FIFO,加法器，乘法器的VERILOG语言-fifo
mux
- 本例实现的功能是一个16位的乘法器，并增加了仿真代码-In this case the function is to achieve a 16-bit multiplier, and to increase the simulation code
4BITMULTIvhdl
- 4BIT MULTI VHDL乘法器4位元VHDL實現-4BIT MULTI VHDL
booth
- 一个booth乘法器的小例子, 有助于理解booth算法-An example for a booth multiplier in Verilog HDL
muil
- 基于verilog的乘法器 简单实用 初学者的好材料-Verilog multiplier based on simple and practical good material for beginners
chengfaqi
- 一个乘法器，比较简单，但也是自己认真写的，上传上来了-hahahhahhahha
mulhoulai
- 这是一个乘法器的Verilog实现，这是仿真AMR处理器核中的乘法器开发的。挺不错的。-It is a multiplier using the Verilog.
Multiplier
- 使用三种不同结构（加法树、查找表、Booth算法）实现的乘法器，带有测试文件。-Use of three different structures (addition tree, look-up table, Booth algorithm) to achieve the multiplier, with testbench files.