搜索资源列表
sin
- 用VHDL语言编写实现以下功能:用PLL,复位器,分频器,同步时钟,计数器来产生正弦波,再在其上加扰,用FIR滤波器进行滤波整形,最后得到输出。-Using VHDL language to achieve the following functions: PLL, reset, clock synchronization, frequency divider, counter to generate sine wave, and then scrambling on the filter sh
Example3
- 含异步清零和同步使能的加法计数器 二进制计数器是应用最多、功能最全的计数器之一,含异步清零和同步使能 的加法计数器的具体工作过程-Including synchronous and asynchronous clear to enable the addition counter binary counter is the most widely used one of the most versatile counter with asynchronous clear and spec
counter10_11
- 基于FPGA制作异步清零,同步计数的十进制计数器(FPGA based asynchronous zero clearing, synchronous counting decimal counter)
设计例程
- 里面包括大量经典例程,如全加器\计数器\同步置数、同步清零的计数器\隐含锁存器举例等等,可以帮助新手快速学习,快速入门。
Verilog例程
- 里面包涵了大量例程,如全加器\计数器\同步置数、同步清零的计数器\隐含锁存器举例,可以帮助学习
云网论坛
- 云网论坛CWBBS2.5相比2.4RC版变化很大,文章发布、网站群部署、论坛界面DIV+CSS等都有了很大的提高。 2.5更新如下: CMS 1、目录管理改进为ajax方式,防止刷新,操作更方便,并且避免树形节点较多时打开慢的问题 2、增加fckeditor中的中文字体 3、修改fckeditor分页符 4、一个文章能同时发至多个栏目,取消原来的专题功能 5、增加用户组登录和发贴排行 6、改造文章发布编辑器中的上传文件及falsh,使之能够显示上传进度,并同时上传多个文件 7