CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 多周期

搜索资源列表

  1. frequencymeasurement

    0下载:
  2. 用LabVIEW编写的频率测量的测序,本程序用的是多周期计数等多种方法,很好用
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:114570
    • 提供者:acen
  1. TAO对象生命周期服务

    0下载:
  2. 这是本人用CORBA产品-开源代码的TAO开发的一个网络通信程序,是用TAO实现CORBA生命周期服务的例子,程序结构比较清晰,不必太多说明。-with CORBA products - source code developed by the TAO a network communication process, the realization of CORBA with TAO lifecycle services example, program structure is relativ
  3. 所属分类:远程控制编程

    • 发布日期:2008-10-13
    • 文件大小:94812
    • 提供者:孙中雨
  1. VHDL语言100例(普通下载)

    4下载:
  2. VHDL语言100例 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19
  3. 所属分类:书籍源码

    • 发布日期:2009-04-15
    • 文件大小:344064
    • 提供者:wfl.a@163.com
  1. 基于MCS_51单片机的高精度数字测相方法.pdf

    0下载:
  2. 相位是周期信号的一种重要的波形参数. 利用 MCS - 51 单片机与外部电路相结合 ,充分 利用其片内资源 ,采用过零鉴相法 ,高频脉冲填充计数 ,多周期等精度测量方法 ,实现了相位差的高精度 测量. 着重介绍了系统原理及硬软件实现方法
  3. 所属分类:文档资料

  1. multi_cycle_cpu

    0下载:
  2. 多周期cpu,multi_cycle_cpu,南京大学计算机系计算机组成原理实验-Of multi-cycle cpu, multi_cycle_cpu, Nanjing University Department of Computer Science Computer principle experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11705332
    • 提供者:sunying
  1. 实现对进程生命周期全过程的管理

    0下载:
  2. 1. 实现对进程生命周期全过程的管理,包括进程的创建、撤销、执行、阻塞、唤醒、挂起、激活等。 2. 实现对多个进程并发执行的管理。 -1. Process to achieve the whole process of life-cycle management, including the process of the creation, revocation, execution, blocking, wake up, suspend, activate and so on. 2
  3. 所属分类:JSP源码/Java

    • 发布日期:2017-03-24
    • 文件大小:2849
    • 提供者:tear4114
  1. CPU

    0下载:
  2. 一个多周期CPU的完整设计,quartus平台,Verilog实现,内含实验报告,和详细的各模块功能表-Complete a multi-cycle CPU design, quartus platform, Verilog implementation, includes lab reports, and a detailed menu of each module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-20
    • 文件大小:6606848
    • 提供者:
  1. duozhouqiCPU

    2下载:
  2. VHDL 多周期CPU设计。基于Quartus II平台-VHDL design of multi-cycle CPU. Quartus II-based platforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:23856186
    • 提供者:逆天之刃
  1. MFC

    0下载:
  2. 项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号,因此硅微谐振式加速度计数据采集电路完成的主要任务是测出两路频率信号的差值。测量要求是:实现10ms内对中心谐振频率为20kHz、标度因数为100Hz/g、量程为±50g、分辨率为1mg的硅微谐振式加速度计输出的频率信号的测量,等效测量误差为±1mg。电路的控制核心为单片机,具有串行接口以便将测量结果传送给PC机从而分析、保存测量结果。 按研究内容设计了软硬件。软件采用多周期同
  3. 所属分类:Com Port

    • 发布日期:2017-04-06
    • 文件大小:241860
    • 提供者:tancm
  1. duozhouqiKDJ

    2下载:
  2. 多周期kdj共振,mt4指标,放在副图用,很好用的-Multi-cycle kdj resonance, mt4 indicators, on the vice Figure with good use
  3. 所属分类:Other systems

    • 发布日期:2015-05-09
    • 文件大小:1024
    • 提供者:hexiaohai
  1. CPLD

    0下载:
  2. 项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号,因此硅微谐振式加速度计数据采集电路完成的主要任务是测出两路频率信号的差值。测量要求是:实现10ms内对中心谐振频率为20kHz、标度因数为100Hz/g、量程为±50g、分辨率为1mg的硅微谐振式加速度计输出的频率信号的测量,等效测量误差为±1mg。电路的控制核心为单片机,具有串行接口以便将测量结果传送给PC机从而分析、保存测量结果。 按研究内容设计了软硬件。软件采用多周期同
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-26
    • 文件大小:409841
    • 提供者:tancm
  1. multicycle

    0下载:
  2. 多周期处理器--verilog写的,欢迎大家来下载,-multicycle microprocessor written with verilog HDL
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-25
    • 文件大小:96400
    • 提供者:孙博宇
  1. frequence

    0下载:
  2. 采用多周期同步的方法,用单片机实现对输入频率的测量-Synchronous multi-cycle method, using single-chip realization of the measurement of the input frequency
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:1352
    • 提供者:周琳琳
  1. JavaMoreThread

    0下载:
  2. java多线程开发的例子:1.多线程实现(一个线程实现GUI界面并输出数字,另一个线程在控制台输出数字);2.输出不同格式的当前系统时间;3.实现生命周期;4.实现电子时钟-the development of multi-threaded java examples: 1. multi-threading implementation (GUI interface and a thread to achieve the output figures, another thread in the
  3. 所属分类:Java Develop

    • 发布日期:2017-03-30
    • 文件大小:18780
    • 提供者:linwanxia
  1. multi_cpu

    1下载:
  2. 多周期CPU,mips指令集,实现了部分指令,包含测试程序,verilog-Multi-cycle CPU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:5558
    • 提供者:阿月
  1. multi_cpu

    0下载:
  2. 使用Verilog语言编写的多周期CPU,能实现CPU24条指令,-Using the Verilog language multi-cycle CPU, can achieve CPU24 instructions,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:684
    • 提供者:洪鑫
  1. MultiCLKCPU

    0下载:
  2. 本设计实现了多周期CPU的设计,运行环境是quatrus2;该多周期CPU可以处理22条32位指令(具体指令见源码,绝不坑人)。压缩包内含有源代码,程序模块表和实验报告以及详细的设计图,是学习verilog的好材料啊。-The Design and Implementation of a multi-cycle CPU design, operating environment is quatrus2 the multi-cycle CPU can handle 22 32 instructi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6607189
    • 提供者:
  1. CPU

    1下载:
  2. 多周期CPU设计,使用Verilog HDL语言编程,实现MIPS的指令系统。-CPU design with verilog hdl language.Instructions from MIPS.Something in detial is not perfect.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5579818
    • 提供者:Po
  1. MulticlockCPU.tar

    0下载:
  2. verilog hdl实现多周期CPU,按照有限状态己设计,含源码、实验报告和详细vsd电路图-verilog hdl multi-cycle CPU, in accordance with the finite-state has been the design, including source code, test reports and detailed schematic vsd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:19318112
    • 提供者:czl
  1. gongpinji

    0下载:
  2. 工频频率表设计。此设计单片机用1M的内部时钟,测多周期的方法减小正负1误差,精度可达到0.0008左右-工频频率表设计
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:45927
    • 提供者:lianmao
« 1 23 4 5 6 7 8 9 10 ... 20 »
搜珍网 www.dssz.com