搜索资源列表
ex01
- 1.1 作业描述 设计一个生成和显示时间的分布式应用程序，实现以下功能： 1、 一个服务器生成时间，并在多个不同节点的客户端上显示。 2、 客户端有多种时间显示方式，如模拟时钟、数字时钟。 1.2 作业要求 下面是设计时需要满足的四个要求： 1、 打破客户端和服务器开发过程中的紧耦合。 2、 打破客户端和服务器运行时的紧耦合，即不需要固定的机器，不限制客户端的数目等。 3、 允许客户端显示不同的事件。 4、 使用RPC机制或RMI机制。 -
The_Final_Exp
- 嵌入式系统课程设计题目（2009年）七段数码管数字钟（▲）关键词：数字时钟1、 硬件：JXARM9-2410教学实验箱，PC机。2、 软件：PC机操作系统Windows（2000、XP）ADT IDE集成开发环境。-Design of Embedded Systems Course Title (2009) seven-segment digital tube digital clock (▲) Keywords: digital clock 1, the hardware: JXARM9-24
szxszw
- 数字钟（4位）的显示计时现显示和带全置位功能的非常完善的时钟设计，设计层次清晰-Digital clock (4) the timing of the display and will now be displayed with full set of clock function very well designed, clear design hierarchy
aaa
- 一种全数字时钟数据恢复电路的设计与实现，提出一种改进型超前滞后锁相环法的全数字时钟恢复算法，与同类电路比较，具有数据码率捕获范围宽、捕获时间短的优点。-Clock Date Recovery(CDR)circuit is a important part of data transmission equipment．For the burst data transmission，the traditional phase—lock loop can hardly achieve the re
digital_clock
- 本实验设计一个能够显示时、分、秒的数字时钟，时间在七段数码管上显示，显示数字为十进制数。通过开发板上的按键调整数字时钟的时间，分别用四个按键来控制分、时的增减，对于分、时的调整只影响本位，不产生进位或借位。各按键及数码管的功能要求如表1 所示。需要特别说明，因为开发板数码管的显示位宽不够，因此，通过一个开关进行切换选择（如：开,显示时分；关,显示分秒）。-When this experiment to design a display hours, minutes, seconds, digit
shuzizhong
- 基于CPLD的智能数字时钟VHDL设计，能实现时钟、秒表、闹钟、定时等功能-ntelligent digital clock CPLD VHDL-based design enables the clock, stopwatch, alarm clock, timer, and other functions
shuzizhizhong
- 单片机c51课程设计数字时钟，数码管，定时器-c51 shumaguan
6c39b755f84775a3d8da072f766399e0
- 本文为数字时钟的设计介绍，具体说明如何使用QuartusⅡ软件设计一个基于EP1C6Q240C8芯片的数字钟。该数字钟具备以下功能：1.正常计时2.校正时间3.闹铃设置4.整点报时。-This paper describes the design of a digital clock, specifying how to use the software to design a QuartusⅡ EP1C6Q240C8 chips based on the digital clock. The
timeclk
- 数字时钟数码管显示时分秒，每一个小时蜂鸣器响2秒，课程设计，验证通过-Digital clock digital display minutes and seconds, every hour the buzzer 2 seconds, curriculum design, verification by
I2CRTC
- 本文研究了基于数码管显示的数字时钟系统设计与实现。该系统具有时间设置及显示、闹钟、计时等功能，系统以MSP430单片机为核心，主要进行基于MSP430单片机的低功耗型数字时钟及其系统的研究。系统带有数码管显示器，配合按键提供友好的用户界面，操作简单，该数字时钟能长期、连续、可靠、稳定的工作；同时还具有体积小、功耗低等特点，便于携带，使用方便。系统软件设计包括单片机编程。单片机软件编程主要实现按键、数码管显示、时钟、计时、闹钟等模块功能。 在本设计中充分利用了单片机内部资源，涉及到
ClockQUARTUSVHDL
- 12/24小时数字时钟VHDL设计 包括顶层文件的设计和VHDL源程序-12/24 hour digital clock design, including the top-level VHDL design and VHDL source code file
VB-
- vb的程序设计 机械时钟+数字时钟+语音报时 -Mechanical clock+ digital clock+ voice broadcast Mechanical clock+ digital clock+ voice broadcast
shizhong
- 数字时钟的设计带有有秒表，闹钟功能，Keil源程序-The design of the digital clock with a stopwatch, alarm clock function, Keil source program
shuzhishizhong
- 数字时钟的verilog程序,课程设计，数字电子技术实验，VHDL-VHDL Verilog.
CLOCK
- 数字时钟，是控制台程序，没有进行MFC设计；-Digital clock, is a console program, no MFC design
111
- 基于DS1302，LCD1602，DS18B20的数字时钟的设计-Design of Digital Clock Based on DS1302, LCD1602 and DS18B20
digital-clock-circuit-.ms13
- 数电_Multisim设计_数字时钟电路 (显示时:分:秒 CP 频率 f 1Hz) 【电路说明】 1 基于 74LS160 做三个计数器(时:24 进制,分:60 进制,秒:60 进制) 2 秒针计数器完成一次计数后,进位给分针计数器的 P 和 T。 分针计数器完成一次计数后,进位给时针计数器的 P 和 T。-Digital circuit _Multisim design _ digital clock circuit (Display: hours: minutes
单片机实验一
- 实用数字万年历设计:该系统的设计电路是以 AT89S52 单片机为核心控制器，其外围电路主要包括时钟模块，键盘模块，液晶模块， 闹钟模块和与PC 机通信模块等。这种电子时钟不仅具有了一般电子时钟的基本功能，并且具有以下功能：闹 钟时间设置，闹钟音乐选择，显示年月日与星期，显示农历，通过PC 机在Internet 上同步时间,与PC 通信时 PC 机上会显示友好界面等一系列功能。整个系统使用单片机C51 语言进行编程，PC 机上的通信界面有VB 编 程，实现其设计的各种功能。(Practical
新建文本文档
- 数字时钟系统 以最小系统板为核心模块，仅用CPU的定时器，设计一个夜光数字时钟系统。 仅用CPU的内部定时器，完成时间计时显示功能。 在线键盘进行修改设置。 扩展24C02存储芯片，使系统可设置三个以上的提醒时间点,精确到秒，到时声光提示，显示器闪烁，喇叭发出“嘟嘟” 声（十秒）。 .设计系统具有提醒点夜间及光照度低时点亮LED灯照明功能。(digital clock from system of 51)
18.基于2.4GHz的数字基带系统设计与实现
- 首先设计了 2.4GHz 数字基带系统的架构，该架构包括模拟前端、数字 基带、寄存器、协议处理和 I/O 等模块，其中，数字基带模块由发送子系统和接收 子系统构成。基于该架构，使用 Verilog HDL （hardware descr iption language，硬件 描述语言）设计了数字基带发送子系统，该发送子系统由 PPDU、symbol-to-chip、 chip-to-precode、 CRC 和白化五个模块组成，采用 symbol-to-chip 和 chip-to-pr