搜索资源列表
daima.用VHDL语言设计一个数字秒表
- 用VHDL语言设计一个数字秒表： 1、 秒表的计时范围是0秒~59分59.99秒，显示的最长时间为59分59秒。 2、 计时精度为10MS。 3、 复位开关可以随时使用，按下一次复位开关，计时器清零。 4、 具有开始/停止功能，按一下开关，计时器开始计时，再按一下，停止计时。系统设计分为几大部分，包括控制模块、时基分频模块、计时模块和显示模块等。其中，计时模块有分为六进制和十进制计时器。计时是对标准时钟脉冲计数。计数器由四个十进制计数器和两个六进制计数器构成，其中毫秒位、十毫秒位、秒位和
i2c.rar
- 这是一个IIC的接口程序，是夏宇闻编的书《verilog 数字系统设计教程》的IIC的源码，很通俗易懂.rar,This is an IIC interface procedures for Xia Wen book " verilog Digital System Design Guide," the source of the IIC, it is easy to understand. Rar
solutions_manual
- 数字系统设计与VHDL（第二版）Charles H.Roth, Jr.Lizy Kurian John著 金明录 刘倩译-solutions manual to digital systems design using vhdl, second edition
lab1_VHDL
- VHDL数字系统设计工程实践，包含实验的原理，真值表和结构图描述，以及相关的VHDL代码。-VHDL digital system design engineering practice, including the principle of the experiment, truth table and chart descr iptions, and associated VHDL code.
Racinggame
- 赛车游戏，VHDL数字系统设计，经过QUARTUS的验证，非常好用，有非常丰富的解释，游戏有赛道，碰赛道者挂，GAME OVER-Racing game, VHDL digital system design, through verification QUARTUS, very easy to use, has a very rich interpretation, games have the track circuit are linked to touch, GAME OVER
lab2_VHDL
- VHDL数字系统设计和工程实践1，包含原理，真值表和原理图，以及VHDL源代码.-VHDL digital system design and engineering practice, one that contains principles, truth table and schematic, as well as VHDL source code.
matlab
- 基于MATLAB-GUI图形界面的数字图像处理软件 本系统设计基于GUI图形界面，用matlab语言编写代码，实现功能包括图象的读取、存储、显示、直方图均衡化、阈值化、小波分解、小波重构、加噪、去噪、平滑、锐化、边缘检测、图像分割等-MATLAB-GUI graphical user interface based on digital image processing software of the system design is based on GUI graphical interfa
ppt
- Verilog数字系统设计教程（夏宇闻）例题源程序 ppt-Verilog digital system design course (XiaYuwen) sample source program PPT
DDS
- 《DDS原理简介(中文)》DDS即直接数字频率合成器，原理及系统设计实现- DDS Principle Introduction (Chinese) DDS direct digital frequency synthesizer, the principle and system design to achieve
128323998552968750
- 数字系统设计与verilog实现，是一本pdf格式的电子书-Digital System Design and Verilog to achieve is a pdf format e-books
OVL
- OVL——基于断言的verilog验证 Verilog数字系统设计:RTL综合、测试平台与验证-OVL- assertion-based verification of Verilog Verilog digital system design: RTL synthesis, test and verification platform
vhdl-digital-clock-design
- 设计一个具有特定功能的数字电子钟。准确计时，以数字形式显示h、min、s 的时间。小时的计时要求为二十四进位，分和秒的计时要求为六十进位。 该电子钟上电或按键复位后能自动显示系统提示00-00-00，进入时钟准备状态；第一次按电子钟功能键，电子钟从0时0分0秒开始运行，进入时钟运行状态；再次按电子钟功能键，则电子钟进入时钟调整状态，此时可利用各调整键调整时间，调整结束后可按功能键再次进入时钟运行状态。 -Designed with a specific function of a dig
Design_of_Traffic_Light_Control_System_Base_on_FPG
- 用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, 而且体积小。体现了EDA 技术在数字电路设计中的优越性。-The design method of traffic light control system by using Very- High- Speed Integrated Circuit Hardware Descr iption La
szxhsy
- 数字信号处理实验详解及MATLAB实现源代码 实验一： 系统响应及系统稳定性 实验二： 时域采样与频域采样 实验三： 用ＦＦＴ对信号作频谱分析 实验四：ＩＩＲ数字滤波器设计及软件实现 实验五： FIR数字滤波器设计与软件实现 实验六： 数字信号处理在双音多频拨号系统中的应用-Detailed experimental digital signal processing and MATLAB source code to achieve the experimental on
XIAYuWenteacherclassicbooksVerilogDigitalSystemDes
- 名师夏宇闻的经典书籍——Verilog数字系统设计教程。-XIA Yu-Wen teacher classic books- Verilog Digital System Design Guide.
33-design-graduate
- 33个毕业设计——单片机类(水箱单片机控制系统 数字密码锁设计 电子时钟 基于GSM短信模块的家庭防盗报警系统……)-33 graduate design- single-chip type (single-chip control system tank locks Designed figure Electronics clock module based on GSM message home burglar alarm system ... ...)
vhdl-Algorithm-Hard-wired-logic
- 大型数字系统设计中，vhdl中从算法到硬线逻辑实现的教程-Large-scale digital system design, vhdl from hard-wired logic algorithm to realize the Tutorial
vhdl-devider
- 基于vhdl的分频器设计，分频器在数字系统设计中应用频繁-VHDL-based design of the divider, divider in the digital system design applications frequently
zhuangtaiji
- 有限状态机及其设计技术是实用数字系统设计中的重要组成部分,也是实现高效可靠逻辑控制的重要途径,本程序为单进程moore型有限状态机底层设计源代码.-This procedure as a single process moore-type finite state machine underlying the design of the source code.
qwe
- ：本设计采用集成芯片ICL7107作为数字电压表的A／D转换及锁存和译码模块，使得电路具有设计 简单、集成度及可靠性高的特点。该系统设计了自动切换量程功能，能够实现0～199mV、0-1．99V、0～19．99V、 0～199．9V、0～1999V，共5个量程电压值的测量。本系统做成了电路板，进行了测试，得到了良好的测试结果。-: This design uses a chip as a digital voltage meter ICL7107 the A/D conversion a