搜索资源列表
FSMwithOutputsEncodedwithinStateBits
- FSM有限状态机FSM with Outputs Encoded within State Bits-FSM with Outputs Encoded within State Bits
statemation-for-PWM-
- 基于状态机对步进电机的操作,利用VHDL语言编写，在Quartus 8.1环境下测试通过，可以建立波形文件做仿真实验-stepper motor based on ststemation
Thsign
- 基于VerilogHDL的MTM总线主模块有限状态机设计The MTM bus on the main module VerilogHDL finite state machine design-The MTM bus on the main module VerilogHDL finite state machine design
EDAkejian5
- 本文给出了采用这些技术的高速环境状态机设计的规范及分析方法和优化方法，并给出了相应的示例。 -In this paper, high-speed environments using these technologies state machine design specifications and methods of analysis and optimization methods, and the corresponding example.
cricle
- 点阵闪烁状态机，共10个状态，可调节闪烁频率-Dot flash state machine, a total of 10 states, adjustable flicker frequency
rom_con_aa
- VERILOG 多线程控制程序，实现状态机控制ad采集-VERILOG multi-threaded control program, to achieve a state machine control ad acquisition
Determine-Warning-State-Machine
- 气象站 温度 风力 数据处理分析 判断警告 状态机-Weather warnings state machine to determine the temperature of wind
State-Machine
- 这是个人整理的11篇有关状态机的资料，很有用。-This is a personal order of 11 information on the state machine, very useful.
8CPU
- 指令寄存器：在触发时钟的正沿触发下，寄存器将数据总线送来的指令存入寄存器； 累加器用于存放当前的结果，它也是双目运算的一个数据来源； 算术逻辑运算单元根据输入的8种不同操作码实现相应的加、与、异或、或等8种基本操作运算； 状态控制器实际上就是一个状态机，它是CPU的控制核心，用于产生一系列的控制信号，启动或停止某些部件。CPU何时进行读指令、读写I/O端口、对ROM数据的读取等操作，都是由状态机来控制的； -Instruction Register: The trigger is
Elevator
- 在可视化的C++环境下，采用有限自动状态机的方式，模拟单个电梯的运行，使其满足顺便服务策略-In Visual C++ environment, the use of finite state machine simulation of a single automatic operation of the elevator, to meet the service strategy of the way services
FSM
- 用程序实现状态机功能，有限状态机是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。一般来说，除了输入部分和输出部分外，有限状态机还含有一组具有“记忆”功能的寄存器，这些寄存器的功能是记忆有限状态机的内部状态，它们常被称为状态寄存器。在有限状态机中，状态寄存器的的下一个状态不仅与输入信号有关，而且还与该寄存器的当前状态有关，因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。其中，寄存器逻辑的功能是存储有限状态机的内部状态；而组合逻辑有可以分为次态逻辑和输出逻辑两部分，次态逻辑的功能
statemachine
- RTL级verilog代码 用状态机实现 将输入数据写入16位寄存器，输出其除以7所得的余数（4位）-RTL-lever verilog code Using FSM to realize the following function:input the data into a 16bit register, divide it by 7, and output the 4-bit remainder
traffic_light
- 用Verilog HDL语言写一个交通控制灯的状态机。十字路口，红绿灯，带倒计时功能，也可以自行变换亮灯时间。-Verilog HDL language used to write a traffic control light state machine. Intersections, traffic lights, with the countdown function, you can also change their own light time.
test01
- 利用状态机编写的流水灯的VHDL程序源代码，基于xilinx公司的spartan3E入门级开发板。-Water prepared by a state machine VHDL source code lights, based on the company s spartan3E xilinx entry-level development board.
ADSL2
- 很简单的ADSL2 TRAINING状态机编写的代码-SIMPLY ADSL2 STATUS MACHINE
caideng
- 这个程序是用verilog语言编写的彩灯的小程序，使用状态机来实现，可以实现多种花型，有具体的程序！-This program is written in verilog small lantern, the use of state machine, you can achieve a variety of flowers, there are specific procedures!
chuzuche
- 本程序使用verilog语言编写的出租车计价系统，实现时距并计！主要用状态机来实现！-This program uses the taxi meter verilog language system, and taking into account the time-distance! State machine is mainly used to achieve!
yinliao
- 本程序采用verilog语言编写实现仿真自动饮料机的功能，采用状态机来实现！-This procedure uses verilog language automatic beverage machine emulation capabilities, the use of state machine!
State-machine
- 状态机，北航c2的某一次作业题，经测试，能通过所有测试点-State machine, an operation of a Northern question c2, tested, pass all the test points
16-fft-hdl
- 16点fft，其中实现简单，使用的是基4的结构，控制使用状态机-based-16 FFt