搜索资源列表
pulse_sequence
- 用VHDL语言实现了并行脉冲控制器的代码-Using VHDL code parallel pulse controller
light
- 用VHDL语言实现的交通脉冲控制器代码，包括主干道和支路等-Traffic controllers with pulse code VHDL language, including roads and branch etc.
pulse_mo
- 这是一个vhdl的脉冲调制程序，可以调制脉宽、占空比、周期等参数，为学习vhdl的人提供了非常好的参考历程。-This is a pulse modulation vhdl program, can be modulated pulse width, duty cycle, period and other parameters, for people to learn vhdl reference provides a very good course.
driver
- 基于FPGA的脉冲发生，使用的是Quartus仿真环境以及VHDL语言编译-FPGA-based pulse generation, using Quartus simulation environment and VHDL language compiler
Controllable-pulse-generator-design
- 1、了解可控脉冲发生器的实现机理。 2、学会用示波器观察FPGA产生的信号。 3、学习用VHDL编写复杂功能的代码。 - Controllable pulse generator design
clock
- 用VHDL 语言设计数字钟，实现在数码管上显示分钟和秒，并且可以手动调节分钟， 实现分钟的增或者减。该设计包括以下几个部分： （1）分频电路的设计，产生1Hz 的时钟信号，作为秒计时脉冲； （2）手动调节电路，包括“时增”“时减”“分增”“分减”。 （3）时分秒计时电路。 （4）7 段数码管显示电路。 将 SW1 和SW2 初始状态均置为高电平。拨动开关SW1 到低，分钟进行加计数，秒停 止计数，当计数到59 时，从00 开始重新加计数，将SW1 拨动到高时，在当前状