CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 计数器设计

搜索资源列表

  1. 8WEIADD

    0下载:
  2. 运用PIC16F877A设计单键触发8位二进制累加计数器汇编程序-USE PIC16F877A TO ADD
  3. 所属分类:software engineering

    • 发布日期:2017-04-09
    • 文件大小:951
    • 提供者:woai
  1. clk_div16

    0下载:
  2. 一个用VHDL语言编写的1/16分频器,后续还有计数器、数据选择器、七段数码显示程序等软件平台是Quartus II 7.2 ,最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器,适合初学者,通过这些程序,刚接触VHDL的学习者可以一步步的去认识和了解VHDL,最后通过设计一个具有实用功能的电路,来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过,硬件平台是自己学校设计的一块开发板,要了解的可以联系本人。联系QQ:782649157 -Written in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:226059
    • 提供者:QQ
  1. display

    0下载:
  2. 一个用VHDL语言编写的七段数码管显示程序,后续还有分频器、数据选择器、计数器程序等软件平台是Quartus II 7.2 ,最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器,适合初学者,通过这些程序,刚接触VHDL的学习者可以一步步的去认识和了解VHDL,最后通过设计一个具有实用功能的电路,来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过,硬件平台是自己学校设计的一块开发板,要了解的可以联系本人。联系QQ:782649157 -Written in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:234240
    • 提供者:QQ
  1. count100

    1下载:
  2. 一个用VHDL语言编写的一百进制计数器。软件平台是Quartus II 7.2 ,由前面设计的小模块组合起来制作的,适合初学者,通过这些程序,刚接触VHDL的学习者可以一步步的去认识和了解VHDL,最后通过设计一个具有实用功能的电路,来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过,硬件平台是自己学校设计的一块开发板,要了解的可以联系本人。联系QQ:782649157 -Written in VHDL language using a binary counter 100. The
  3. 所属分类:VHDL编程

    • 发布日期:2017-06-29
    • 文件大小:322598
    • 提供者:QQ
  1. zhuangtaijijiaotongdeng

    0下载:
  2. 利用VHDL设计的另外一种方法的交通灯程序。在controller模块中设置了2个进程,其中一个用来控制内置计数器的增加,一个用来控制交通灯的显示。从controller模块中出来的时间是2位的BCD码,要进行数码管显示就需要得到2个一位的BCD码,因此就需要利用separate模块来实现。separate模块的思想也比较简单,就是利用比较然后得到相应的十位数和个位数。-In the controller module set up two processes, one of which is
  3. 所属分类:Other systems

    • 发布日期:2017-04-06
    • 文件大小:13439
    • 提供者:
  1. 2

    0下载:
  2. 介绍一种软件实现分频器和32位计数器,采用可编程逻辑芯片,运用verilog语言设计出一种分频器和32位计数器 -Introduce a software implementation of divider and 32-bit counter, using programmable logic chips, using verilog language to design a divider and 32-bit counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:158779
    • 提供者:xxx
  1. jishuqi

    0下载:
  2. 计数器程序,用于工业设计动作,有着广泛的应用。-Counter program for industrial design movement, has a wide range of applications.
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:12444
    • 提供者:trycom
  1. baheyouxiji

    0下载:
  2. 拔河游戏机, 1、 设计一个能进行拔河游戏的电路。 2、 电路使用15个(或9个)发光二极管,开机后只有中间一个发亮,此即拔河的中心点。 3、 游戏双方各持一个按钮,迅速地、不断地按动,产生脉冲,谁按得快,亮点就向谁的方向移动,每按一次,亮点移动一次。 4、 亮点移到任一方终端二极管时,这一方就获胜,此时双方按钮均无作用,输出保持,只有复位后才使亮点恢复到中心。 5、 用数码管显示获胜者的盘数。教学提示: 1、 按钮信号即输入的脉冲信号,每按一次按钮都应能进行有效的计数。 2、 用可逆计数器的加
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:6109
    • 提供者:kxsh
  1. bahe

    1下载:
  2. 设计四 拔河游戏机 1、 设计一个能进行拔河游戏的电路。 2、 电路使用15个(或9个)发光二极管,开机后只有中间一个发亮,此即拔河的中心点。 3、 游戏双方各持一个按钮,迅速地、不断地按动,产生脉冲,谁按得快,亮点就向谁的方向移动,每按一次,亮点移动一次。 4、 亮点移到任一方终端二极管时,这一方就获胜,此时双方按钮均无作用,输出保持,只有复位后才使亮点恢复到中心。 5、 用数码管显示获胜者的盘数。 教学提示: 1、 按钮信号即输入的脉冲信号,每按一次按钮都应能进行有效的计数。 2、 用可逆计
  3. 所属分类:Other Games

    • 发布日期:2016-05-04
    • 文件大小:419815
    • 提供者:王维
  1. paomadenghe60jinzhi

    0下载:
  2. 一个用VHDL编写的跑马灯程序和60进制计数器的程序,一个是自己设计的一个是老师要求,都在实验箱上验证成功,希望对大家有所帮助。-Marquee with a program written in VHDL, and 60 binary counter program, one designed by one teacher asked, are in the experimental boxes proved to be successful, want to help everyone.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:256629
    • 提供者:zhangliang
  1. shizhong4

    0下载:
  2. 用VHDL语言设计的24小时计数器,并在数码管上显示-VHDL language design with 24-hour counters, and digital tube display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:50306
    • 提供者:彭红
  1. fpganaoz

    0下载:
  2. 基于FPGA闹钟系统的设计。 1.秒模块实际上是一个计数器,一秒记录一次并输出。 2.分,时模块在一个脉冲上升沿计数一次的基础上,加入了时间调整控制。 3.调整时间的控制模块,在使能信号有效时,才可实现时分的调整。 4.闹钟调整及控制模块,可实现闹钟设时的调节功能。 5.显示模块,实现时间与闹钟显示的切换。 6.闹铃模块,实现闹铃的发声装置。 7.总逻辑模块,实现电子闹钟相应功能的总系统。 -FPGA-based alarm system design. 1. S
  3. 所属分类:Other systems

    • 发布日期:2017-03-27
    • 文件大小:197264
    • 提供者:maominchao
  1. cal

    0下载:
  2. 设计一个十进制计数器,由0到9进行循环计数,同时将计数结果通过数码管显示出来-Design of a decimal counter, from 0 to 9 for cycle counting, while counting resulted in the adoption of digital tube display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:606
    • 提供者:杨毅刚
  1. jishuqivhdl

    0下载:
  2. 使用 VHDL 描述计数器的设计、综合、仿真的全过程,能够实现多重功能-Counter design using the VHDL descr iption, synthesis, simulation of the whole process to achieve multi-functionality
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2017-05-09
    • 文件大小:1946702
    • 提供者:里碰
  1. @1069110219

    0下载:
  2. 基于VHDL计数器的设计与分析 基于VHDL计数器的设计与分析-Based on the analysis and design of VHDL counter
  3. 所属分类:source in ebook

    • 发布日期:2017-05-04
    • 文件大小:1311618
    • 提供者:丁浩群
  1. VHDL_counter

    0下载:
  2. 这是一个采用状态机设计的增减计数器;由控制位 dir 控制计数的方向,dir=‘0’ 时减计数,dir=‘1’时增计数;清零位为Clr,Clr = ‘1’时计数器清零; 启动位为Start,Start = ‘1’计数器工作,否则计数器不工作。 -This is an increase or decrease in use of state machine design counter by the control bits control the counting dir direction,
  3. 所属分类:Other systems

    • 发布日期:2017-04-05
    • 文件大小:789850
    • 提供者:zhangwei
  1. vhdl

    0下载:
  2. 使用 VHDL 描述计数器的设计、综合、仿真的全过程,很好用-Counter design using the VHDL descr iption, synthesis, simulation of the whole process, very good use
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2017-05-09
    • 文件大小:1946657
    • 提供者:里碰
  1. 222

    0下载:
  2. 利用MCS-51单片机内部的定时/计数器、中断系统、以及外围的按键和LED显示器等部件,设计一个单片机电子时钟。设计的电子时钟通过数码管显示,并能通过按键实现设置时间和暂停、启动控制等。-The use of MCS-51 microcontroller' s internal timer/counter, interrupt system and the external buttons and LED displays and other components to design a
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:1151
    • 提供者:常敏
  1. MultiFunctionCounter

    0下载:
  2. 此为我们组在学校比赛中设计的多功能计数器的系统设计文档,此多功能计数器即是测频测相器(硬件使用EPM240采样和计数,mega16取数和控制)-This is our group s multi-purpose counter system design documents in school competitions. This multi-function counter that is the frequency and phase detector(hardware using EPM2
  3. 所属分类:Project Design

    • 发布日期:2017-03-30
    • 文件大小:464083
    • 提供者:黎鑫
  1. DuogongnenJiishuqi

    0下载:
  2. 此为我们组在学校比赛中设计的多功能计数器的系统设计文档,此多功能计数器即是测频测相器(硬件使用EPM240采样和计数,mega16取数和控制)-This is our group s multi-purpose counter system design documents in school competitions. This multi-function counter that is the frequency and phase detector(hardware using EPM2
  3. 所属分类:Project Design

    • 发布日期:2017-04-06
    • 文件大小:464091
    • 提供者:黎鑫
« 1 2 ... 10 11 12 13 14 1516 17 18 19 20 ... 32 »
搜珍网 www.dssz.com