搜索资源列表
cnt_100
- 带有同步复位的可加载的100制进的可加可减计数器-With synchronous reset can be loaded into the 100 system can be increased or decreased Counter
LIBRARY-IEEE
- 加法计数器的设计 任意进制的计数器设计-LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY sun IS PORT(ENA,CLK_IN,CLR:IN STD_LOGIC Y:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) END sun ARCHITECTURE A OF sun IS SIGNAL CLK:STD_LOGIC SIGNAL TEMP:INTEG
Multi-function-digital-clock
- QuartusII开发的EDA 采用两个双十进制计数器74390 以及其他部件 组成了具有暂停 清零 调时针 调分针 12 24进制转换 整点报时等功能的多功能数字钟-QuartusII EDA developed using two pairs of decimal counter 74390 as well as other components of tune with the suspension cleared tone hour minute 1224 hex conversion
scommtest
- VC++版串口调试助手源码，功能还是比较多的，接收区和来显示串口消息，在调试时，可指定串口、波特率、校验位、数据位、停止位，关闭串口和清空接收区、以十六进制调试、保存显示数据、在同一周期后自动发送数据、选择发送文件、计数器清零等功能，代码在VC++6.0中可直接编译。-VC++ version of the serial debugging assistant source, function, or more, reception area and to show the serial mes
12jinzhijianfajishuqi
- 同步12进制减法计数器，实现简单的12进制减法计数。-Synchronous binary down counter 12, a simple subtraction of 12 hexadecimal counting.
count15
- 用verilog语言实现15进制加法计数器的功能-Achieve 15 binary adder counter function using verilog language
CNT4_S
- 该程序为运用VHDL语言，基于FPGA平台实现的一个四进制的计数器。-The program for the use of VHDL language, FPGA-based platforms to achieve a quaternary counter.
UART
- system C编程实现16进制可逆计数器-system C programming counter
MOORE_5
- 使用了有限状态机来实现一个多进制的计数器，详细解释了状态机的用法-Use a finite state machine to implement more than one binary counter, a detailed explanation of the use of the state machine
digital-clock-and-traffic-light
- 课题一是设计一个可控的100进制可逆计数器。课题二是设计交通灯控制系统在QuartusⅡ软件环境下，进行仿真实验和硬件下载，获得的测试结果满足设计要求。课题三是设计多功能数字钟系统（层次化设计。-The subject one is to design a controllable 100- band reversible counter. Subject two is the design of the traffic light control system in the Quartus I
counter
- Verilog语言编写的8进制同步、异步加法计数器-Verilog language octal synchronous, asynchronous addition counter
CNT4
- 四进制加法计数器，带有异步复位功能。还有同步置数，自己可以稍作修改-Quaternary adding counter
DTSM
- 在开发板上可以实现从00到59的计数，相当于一个60进制的计数器，里面包括了将脉冲分频的代码编写-In the development board can be achieved 00 to 59 counts, the equivalent of a 60 hexadecimal counter, which includes the pulse frequency of the code
digital-clock-circuit-.ms13
- 数电_Multisim设计_数字时钟电路 (显示时:分:秒 CP 频率 f 1Hz) 【电路说明】 1 基于 74LS160 做三个计数器(时:24 进制,分:60 进制,秒:60 进制) 2 秒针计数器完成一次计数后,进位给分针计数器的 P 和 T。 分针计数器完成一次计数后,进位给时针计数器的 P 和 T。-Digital circuit _Multisim design _ digital clock circuit (Display: hours: minutes
CNT12
- 运用VHDL语言编写的可实现12进制的计数器。(A 12 - scale counter written in VHDL.)
单片机开发试验
- 主要内容有单片机快速入门、单片机基础电路、数制与C51语言入门、51单片机的硬件系统、51单片机编程软件的使用、单片机驱动LED（发光二极管）的电路及编程、单片机驱动LED数码管的电路及编程、中断与中断编程、定时器/计数器的使用及编程、按键输入电路及编程、点阵和液晶显示屏的使用及编程、步进电机的使用及编程、串行通信的使用及编程、I2C总线通信的使用及编程、A/D与D/A转换电路及编程