搜索资源列表
7vhdl
- 16 进制段位数码译码扫描显示，用VHDL编写计数器并完成计数显示
1000counter
- 在US-2中用汇编实现的一个1000进制的计数器.我本人写的,验证可用.有不明处可以联系:gracequanliang@126.com
c4240c
- 一个通用计数器的VHDL源代码,只要稍做修改，就可以实现各种进制的计数器。
数字钟的设计
- 数字式计时器一般都由震荡器，分频器，译码器及显示几部分组成。其中震荡器和分频器组成标准秒信号发生器，接成各种不同进制的计数器组成计时系统，译码器，显示器组成显示系统，另外一些组合电路组成校时调节系统。-digital timer usually are oscillator, dividers, decoder and display several parts. Which oscillator and divider standard component signal generator s
work5FREQTEST
- 8位十六进制频率计设计 根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许信号；1s计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期做好准备。测频控制信号可由一个独立的发生器（FTCTRL）来产生。
10fenpingqi
- 1、分别用IF语句和CASE语句设设计一个10分频器。 2、设计一个24进制加法计数器。 3、设计一个有使能端控制的4位减法计数器。 4、用case语句设计一个3-8译码电路 5、用CASE语句设计一个共阳极的七段译码电路。 6、已知输入信号为6MHZ，现需要输出2HZ信号，分别用if语句和CASE语句设计能实现该功能的电路 7、已知输入信号为9HZ，现需要输出2HZ信号，分别用if语句和CASE语句设计能实现该功能的电路 -1, respectively, with
COUNT
- 这是一个十六进制的加减计数器源代码，把其修改一下就可以用其他进制了-This is a hexadecimal addition and subtraction counter source code, its change it can use other hex of the
stopwatch
- 此为秒表计数器的硬件描述语言源程序，有清零键和暂停键。该例子比较简单，适合初学者。有分频、十进制、六进制、秒表共四部分组成-This is the stopwatch counter hardware descr iption language source code , a clear key and the Pause button . The example is simple , suitable for beginners . Took part in the frequency ,
counter24
- 通过硬件描述语言编程实现了计数器，可以实现二十四进制的数-Through hardware descr iption language programming to achieve the counter, can achieve a few 24 M
menglongyu30
- 模为12计数器 时钟电路需用到，能实现12进制的计数-Counter mode clock circuit 12 may need to rely on, to achieve a count of 12 hexadecimal
kn_cnt256
- 此程序实现的是可逆计数器，通过对外部引脚的设置，何种进制。 -Realization of this process is reversible counter, through the external pin settings, what kind of band.
22
- 使用VHDL实现16进制的计数器的算法程序-Use VHDL to achieve 16 of the counter-band algorithm procedure
Led
- 本程序有效的防止了按键的抖动，可以移植于各种需要按键防抖的程序，本程序是功能为按键防抖16进制减法计数器-debounced counter VHDL
DIP_PB_Counter
- 本程序有效的防止了按键的抖动，可以移植于各种需要按键防抖的程序，本程序是功能为按键防抖16进制减法计数器-This procedure prevents the effective jitter keys can be transplanted into a variety of procedures need to Anti-Shake button, the program is anti-shake function for the key 16 counter-band subtract
Quartus
- 1.七段数码管译码器 2.4人表决器 3.4进制加减法计数器~具有进位和借位功能-1. Seven-Segment LED Decoder 2.4 M 3.4 people voting machine counters ~ with addition and subtraction and by-bit binary function
counterjia23
- 一个最基础的23进制加法计数器，学习VHDL一定会遇到的。-One of the most 23 hexadecimal adder based counters, learn VHDL will be encountered.
jian23
- 一个最基础的23进制减法计数器，与加法想类似！-One of the most 23 hexadecimal subtraction based counters, and would like to add a similar!
jiushuqi_10
- 一个计数器，十进制的。读者可以通过修改其中的一些参数，将十进制改为其他的进制-A counter, decimal. Readers may amend some of these parameters will be replaced by other binary decimal
calc
- 一个在VC6.0做的多功能计数器，可以实现各种进制的转换等各种复杂的功能-VC6.0 to do a multi-function counter, can achieve a variety of binary conversion, and other complex functions
count10
- 基于vhdl语言的10进制的计数器程序，应该有用-Vhdl-based language program for 10 binary counter