搜索资源列表
DM9000A
- Verilog 编写的网卡DM9000A的IP核，altera公司寄的DE2系统中的源程序核
ISP1362
- Verilog 编写的ISP1362的控制器IP核，altera公司DE2系统中的源程序
Cursor
- ALTERA的DE2平台VGA接口应用，由KEY0－KEY3控制上下左右，使屏幕上光标移动，由Verilog描述。
Traffic
- 使用ALTERA上DE2平台，使用Verilog描述，交通灯控制。
LCD
- ALTERA上DE2平台，使用LCD模块，在LCD上显示字母字符。与已有程序相比，程序更加优化，代码更少。
Time
- ALTERA上DE2平台，利用内部50M Hz时钟，在数码管模拟显示时间(时分秒)。
UnsignMulti
- ALTERA上DE2平台，verilog描述，无符号乘法器，在数码管显示结果。
SoftwareExample
- altera de1开发板 dma,pwm...实验源码
main
- altera de2 sd 卡源程序。调试成功的
peizhi
- altera详细使用配置手册，有一定的参考价值，写的比较详细
AHDL
- HLD开发语言ADHL介绍。ADHL是ALTERA公司开发的硬件描述语言，也是一种较为流行的开发工具。是介绍AHDL的入门培训资料。
OFDM
- ALTERA嵌入式设计大赛获奖作品文章，非常适合DE2开发参考
chezaiCOTS
- altera嵌入式设计大赛文章，车载cots设计实现
netsupervisor
- 基于NIOSii的网络监控系统设计，altera设计大赛获奖作品
Nios
- altera 的nios教程，software and hardware
VGAcontroler_for_Sopc_Builder
- altera公司的sopc builder VGA 控制器设计
DE2_SD_Card_Audio
- 用于altera公司DE2开发板上SD_Card_Audio的实例
DE2_TV
- 用于Altera公司DE2开发板的TV demonstration
DE2_CCD_CV
- altera DE2 实验板专用 CCD驱动
Triggersignalaccuratedataacquisitionsystemdesignde
- 在一些系统中，经常用到对触发信号延时一段时 间后，再对某些目标信号进行采集，通常这段延时要求 非常精确，还要做到范围可调，一般这种延时的最小时 间单位小于100ns。如果选用普通微控制器，延时系统的操作界面比较容易实现，但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题，最终选用一片常用的AlteraSVCPLD EPM7128SLC3411]作为系统的核心控制部分，来实现 信号延时、输人设定、运行显示的功能。应用Veril- o苦2〕语言，在