搜索资源列表
ps2
- verilog PS2键盘解码程序， 之前探讨过PS/2键盘编解码以及数据传输协议，这次自己动手实现了利用FPGA接收键盘编码，然后通过串口传输到PC。做的比较简单，只是通过FPGA把大写字母A-Z转换成相应的ASCII码，只要字母按键被按下，就能在串口调试助手里显示相应大写字母。下面就共享代码吧！ 除了顶层模块，三个底层模块分别为PS/2传输处理模块、串口传输模块以及串口波特率选择模块（下面只给出顶层模块和PS/2传输处理模块的verilog代码）。-verilog PS2 Ke
09_uart2
- PC机上开串口调试助手，发送一个字符到开发板（中间通过串口线相连） FPGA收到字符后，回发给PC机上，在串口助手上显示 -On the PC, open the serial port on a PC debugging assistant to send a character to the development board (in the middle connected by serial cable) FPGA received character back to the s
sdram_mdl
- FPGA 控制SDRAM读写，通过按键控制读写操作，读出之后发送到串口显示到电脑终端。-FPGA to control the SDRAM read and write, read and write operations by the key control to read out is sent to the serial port to display to the computer terminal.
uart
- 用FPGA实现串口的收发功能，采用16背波特率的时钟对RXD采样，波特率的误差允许范围为4.8 -16 back baud rate clock on RXD serial transceiver functions FPGA implementation sampling, the range of allowable error of the baud rate of 4.8
uart_trs_state
- 本程序是串口的FPGA产生程序，希望在此能够给与大家共享-This program is a serial FPGA generator, I hope to give everyone shared this
uartrxd
- 用VHDL硬件描述语言实现了串口的基本收发功能，能够在FPGA上正常运行-VHDL hardware descr iption language with a basic transceiver serial port function, able to run properly on FPGA
uart-IP-Core
- 串口的FPGA VHDL的IP核 可以直接调用使用-Serial FPGA VHDL IP core can be called directly use
RS-232CUART
- 主要是利用FPGA进行串口的通信 其中利用到FPGA的开发软件QUARTUS -verilog NIOS UART
FPGA_uart
- fpga实现串口通信 verilog语言实现 -uart communication using FPGA Verilog language implementation
test_uart
- 基于FPGA的串口通信实验,能将PC发给FPGA的信息原样返回给PC机-FPGA-based serial communication experiment, the information sent to the FPGA can PC as it returns to the PC
clk_test
- UART串口程序，将FPGA数据传到上位机上-UART program,transmitting data from FPGA to PC
uart2
- PC机上开串口调试助手，发送一个字符到开发板（中间通过串口线相连） FPGA收到字符后，回发给PC机上，在串口助手上显示-PC, open the serial debugging assistant to send a character to the development board (the middle through the serial line connected) FPGA received after the character, and posted back to t
uartverilog
- 基于fpga的verilog写的uart串口通信实验-Based fpga the verilog write uart serial communication experiment
UART_RS232(verilog)
- /本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是：串口处于全双工工作
UART_RS232(VHDL)
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是：串口处于全双工工作状
interface
- VB编写仿真实电子琴操作界面，能够和FPGA进行串口通信-electronic lyra operation-interface
uart_rx
- 用VHDL语言实现的Uart串口通信程序。在xilinx公司FPGA芯片验证过。-Uart serial communication program using VHDL. Validation in xilinx Company FPGA chip.
chuankoufasong
- 可以实现FPGA的串口发送与接收的vhdl程序-Can to achieve the FPGA serial interface to send and receive the vhdl program
shixian_of_UART
- 串口控制器的FPGA实现,用Verilog语言编写!-Serial controller FPGA, Verilog language!
uart
- veilog 实现FPGA的串口收发器，自发自收，稍作修改可以用于单独发送和接收模块。-verilog describe uart