搜索资源列表
RS232(1)
- 基于FPGA的串行通信接口设计，用硬件描述语言VHDL实现-FPGA-based serial communication interface design, using hardware descr iption language VHDL implementation
fpga_control
- FPGA控制FLASH和USB2.0数据通信-USB2.0 FLASH and FPGA data communication control
wirelesstelecommunicationFPGAdesign
- 本书详尽的描述了无限通信系统的FPGA设计相关内容，值得一看-This book describes the detailed FPGA design unlimited communication systems related to content, worth a visit
dial_test
- 通信系统大型实验板上有2组拨码开关，分别为S1、S2，相对应的管脚为114、116、117、118、119、120、121、122、130、131、132、133、135、136、137、138，拨S1或S2的ON或OFF，观测被控制的输出端口（定义为pal1和pal2）变化，对应ON输出端口为高电平，对应OFF输出端口为低电平，此为简单的FPGA测试程序dial_test.v-Large-scale experiment on-board communication system DIP sw
MX7821
- A/D模拟数字转换模块采用的是MX7821芯片，该芯片为双列直插20脚封装，管脚定义如图1所示。具体可以参考MX7821数据手册。MX7821读数据时序如图2所示。注意：MX7821最高工作频率为1MHz，也就是读信号RD周期不要小于1us。通信系统大型实验板上的MX7821没有外围芯片，有一个INPUT输入接口，输出8位数据线直接与FPGA相连。一个简单的数据采集程序MX7821.v-A/D digital conversion module is MX7821 chips, the chip
viterbidecoder
- 移动通信系统中维特比译码器的硬件实现!j基于FPGA的有关编程代码-viterbi
xiandaiyidongtongxin
- 介绍了目前在数字无线通信中常用的一种向前纠错编码卷积码编码和Viterbi解码的原 理，并采用TOP—DOWN的设计思想，利用相关的EDA工具软件进行设计。并将卷积码编码器、Viterbi译码器设计下载到Ahera公司的FPGA芯片上进行仿真，得到了预期的设计结果。-Viterbi
juanjiandviterbi
- 介绍了目前在数字无线通信中常用的一种向前纠错编码卷积码编码和Viterbi解码的原 理，并采用TOP—DOWN的设计思想，利用相关的EDA工具软件进行设计。并将卷积码编码器、 Viterbi译码器设计下载到Ahera公司的FPGA芯片上进行仿真，得到了预期的设计结果。-Viterbi
04z127
- ，以可编程逻辑阵列CPLD进行逻辑控制，采用2片现场可 编程门阵列FPGA分别作为图像预处理和2片DSP之间的通信， 实现了实时的基于灰度变换的图像目标识别处理-To programmable logic array CPLD to logic control, with two each field programmable gate array FPGA image preprocessing and communication between two DSP to achieve
spi
- 串行外围接口，可用于FPGA器件与串行A/D/A的通信-Serial peripheral interface, which can be used for communication between FPGA devices and serial A/D/A
shim_netserver
- 嵌入式系统以太网通信，FPGA,socket-Embedded Ethernet, FPGA, socket
chuankou
- 应用最广泛的串口异步通信的FPGA设计，包含整个工程文件-The most widely used FPGA design serial asynchronous communication
801332_code
- 实现FPGA产生的数据通过USB与PC机进行通信.为测试程序，可以以此为例来进行修改-impelement of transition bewteen pc and fpga through usb
rs232
- 用vhdl实现fpga串口通信 包含 波特率生成 发送模块 接收模块 过采样 signaltap使用-Vhdl fpga serial communication with the realization of sending module contains the baud rate generation receiver module using oversampling signaltap
shuangkouROM
- MSP430与FPGA中的双口ROM 的通信！-MSP430 and the FPGA' s dual-port ROM communication!
RS232
- 实现FPGA的RS232串行通信，采用verilog语言编写，下载到芯片上就可以使用-FPGA implementation of the RS232 serial communication, using verilog language, can be downloaded to the chip using
rs232
- 本设计是PC和FPGA的串口通信的程序，用的是VERILOG语言，调试成功，用户可根据自己的项目稍作改动。-The design is a PC and the FPGA' s serial communication procedures, using a VERILOG language, debugged, the user can make a little change according to their own projects.
jtag_uart
- jtag_uart实现FPGA内部和计算机之间的通信，实时监控方便-jtag_uart achieve FPGA communication between the internal and the computer, real-time monitoring convenience
linkrev
- 实现link传输，ts201和fpga的通信功能-Link transmission to achieve
CPLD
- FPGA与CPLD之间通过串口通信的程序，波特率为9600。-FPGA and CPLD via the serial port communication program, the baud rate to 9600.