搜索资源列表
Logic
- 基于51和FPGA的逻辑分析仪设计 用C语言编写程序和用VHDL编写硬件程序设计-ａｙｒｅｙｅｙｒｅｙｒｅａｅｙａｙａｙａｙ ｒｙｊｒｉｙｔｅｉｅｙｔｉｏｙｔｏｅｏｏ
E_8051_FTEST_K4X4_new
- 是带５１单片机核的等精度频率计的ＦＰＧＡ设计的部分。用ＶＨＤＬ编的，也有ＶＥＲＩＬＯＧ的。-51 is a single chip with precision, such as the nucleus of the frequency of some of FPGA design. VHDL for use as well as the VERILOG.
VHDL_100_1
- 第43例 四位移位寄存器 第44例 寄存／计数器 第45例 顺序过程调用 第46例 VHDL中generic缺省值的使用 第47例 无输入元件的模拟 第48例 测试激励向量的编写 第49例 delta延迟例释 第50例 惯性延迟分析 第51例 传输延迟驱动优先 第52例 多倍（次）分频器 第53例 三位计数器与测试平台 第54例 分秒计数显示器的行为描述6 第55例 地址计数器 第56例 指令预读计数器 第57例 加.c减.c乘指令的
cpldbus51
- 51单片机与cpld总线连接vhdl源码-51 SCM and cpld bus connection vhdl source code
MCU8951
- 该文档中是在FPGA中嵌入单片机核的一个设计系统，而且具有VHDL编写的51核源程序。-The document is embedded in the FPGA design system of a microcontroller core, and has 51 nuclear source code written in VHDL.
designwithVHDL
- lj-mc500b avr+51+cpld开发板自带VHDL电子书-lj-mc500b avr+51+ cpld development board comes with VHDL eBook
core
- VHDL编写的51单片机软核，支持在Modelsim下仿真，仿真可直接运行HEX文件，v0.1，后续版本还在开发中。 Craftor原创，仅供学习和交流使用。-51-compatible soft-core, written in VHDL, can be simulated in ModelSim and execute HEX file。 By Craftor
FPGAtomcs51
- FPGA与51单片机通信接口电路工程文件，非常好用，对于学习VHDL语言的同学们帮助很大。-FPGA and MCU communication interface circuit 51 project files, very easy to use, for students to learn VHDL language of great help.
cpu-design
- VHDL设计的一个可综合的精简指令集的CPU，加上外围模块，类似与51单片机，当然还缺少很多功能，只是雏形，供大家交流-VHDL design of an integrated RISC CPU, coupled with external modules, exhausted and 51 single-chip, of course, the lack of many features, but prototype for all to share
rar
- 51单片机实现的时钟，有调时和秒表功能，用vhdl语言实现-51 MCU clock, and stopwatch function when it has been argued, with vhdl language
89c51
- 本代码为 VHDL实现的 51 IP核 经本人测试 功能正常 -The code for the VHDL implementation of the 51 IP core
typing
- 以通过单片机按键弹奏乐曲单片机采用打字, 喜欢VHDL的朋友可以下了看下-51 single-chip experiment with the program hope you can help, including Happy Valley decimal significant organ SCM keyboard, using the 89C52 microcontroller button to play music microcontroller. On the keyb
c8051
- 51单片机，基于vhdl的ip核，这资料非常有用，结构性非常强，值得学习-51 microcontroller based vhdl ip core, this information is very useful, very strong structural worth learning。
precision-frequency-meter-design
- 基于51软IP核的等精度频率计设计，利用altera提供的软51ip核，用VHDL语言实现的-Based on 51 soft IP cores, such as precision frequency meter design, the use of the software provided 51ip altera core, using VHDL language
MCS51_cpld
- VHDL语言编写的cpld与51单片机总线通信程序。结果应用证明。-VHDL language of the CPLD and 51 microcontroller bus communication program. Application results prove.
pinlvji
- 频率计 测量范围1-100MHz 测量阈值0.1s 计数部分为FPGA/CPLD 语言VHDL 显示部分为51 单片机加八位数码管 语言C-Frequency meter Measuring range 1-100 MHZ Measure threshold is 0.1 s Count part of FPGA/CPLD Language VHDL Display part of 51 MCU with eight digita