CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - VHDL-FPGA

搜索资源列表

  1. traffic

    0下载:
  2. 交通灯 vhdl 进程
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:865844
    • 提供者:吴小平
  1. TLC5510A

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1472259
    • 提供者:陈宇
  1. ADPCM_audio_codec

    1下载:
  2. ADPCM语音编解码电路设计及FPGA实现。利用FPGA进行ADPCM编码与解码。-ADPCM voice codec circuit design and FPGA realization. FPGA for use ADPCM encoding and decoding.
  3. 所属分类:Multimedia program

    • 发布日期:2017-03-26
    • 文件大小:126262
    • 提供者:水牛EDA
  1. spiflashcontroller_latest.tar

    0下载:
  2. This VHDL module implements a state controller for a serial (SPI) Flash ROM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:721515
    • 提供者:mahmoud
  1. UART

    0下载:
  2. minimum uart Image for transfer image to FPGA then read again by PC
  3. 所属分类:Process-Thread

    • 发布日期:2017-03-29
    • 文件大小:409436
    • 提供者:umar
  1. stackfiles

    0下载:
  2. VHDL IP Stack: This IP stack for an FPGA is a complex design because of the number of layers and the complexity of each that is required. It is limited to 10Mb/s operation and is designed for a full duplex switched network. It implements the lower la
  3. 所属分类:TCP/IP Stack

    • 发布日期:2017-03-27
    • 文件大小:82154
    • 提供者:James
  1. HDB3

    0下载:
  2. VHDL语言编写的HDB3码的编译码模块-VHDL language code HDB3 codec module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:439366
    • 提供者:容蓉
  1. async_transmitter

    0下载:
  2. 该程序为RS232串口通信的VERILOG程序,在FPGA上已通过验证,在测试范围内误码率为0-The program for the RS232 serial port communications VERILOG procedures, the FPGA has been validated in the test range of bit error rate is 0
  3. 所属分类:Communication

    • 发布日期:2017-03-26
    • 文件大小:996
    • 提供者:su
  1. FPGA2USB

    0下载:
  2. FPGA实现USB通信全套资料,欢迎下载学习.-FPGA realization of a full set of USB communications information, please download the study.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:2018078
    • 提供者:周姜
  1. crc

    0下载:
  2. CRC-16 VHDL Source Code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-06
    • 文件大小:164567
    • 提供者:kobin
  1. Xilinx_constraints.pdf

    0下载:
  2. detail timing constraint for Xilinx FPGA design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1264389
    • 提供者:jason
  1. fifi

    0下载:
  2. FIFO code written in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:11410
    • 提供者:Harini
  1. vga_demo.v.tar

    0下载:
  2. vga controller made for basic students projects in fpga vga controller made for basic students projects in fpga -vga controller made for basic students projects in fpga vga controller made for basic students projects in fpga vga controller
  3. 所属分类:Compiler program

    • 发布日期:2017-03-26
    • 文件大小:1251
    • 提供者:Benji
  1. EXampleofFPGA

    0下载:
  2. FPGA的实验源程序,包括USB、UART、combus、I2c等,很适合学习使用-The use of FPGA tutorials, including USB, UART, combus, I2c and so on, very suitable for learning to use
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-12
    • 文件大小:3064234
    • 提供者:王张刚
  1. FPGA27examples

    0下载:
  2. FPGA很有用的27个实例,对于新手或者迷茫的人应该有点用处-FPGA is used for 27 examples of confusion for the novice or the person should be a bit useless
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1279019
    • 提供者:孔利峰
  1. ethernet

    1下载:
  2. :提出了一种基于FPGA 实现嵌入式三态(10MB/100MB/1 000MB)以太网的设计方案,分别从硬件和软件方面介绍了使用FPGA 进 行嵌入式系统设计的方法,编写了一个控制系统进行10MB/100MB/1000MB 自切换程序,并在工程中得以实现。-: This paper presents a FPGA-based Embedded Tri-State (10MB/100MB/1 000MB) Ethernet design, from hardware and software,
  3. 所属分类:Other Embeded program

    • 发布日期:2014-12-20
    • 文件大小:88143
    • 提供者:田杰
  1. THS1206

    0下载:
  2. FPGA来实现数据采集,AD采用TI公司的THS1206,高速并行AD,内含16字FIFO,降低硬件复杂度。-FPGA to realize data acquisition, AD using TI company s THS1206, high-speed parallel AD, containing the 16-character FIFO, to reduce hardware complexity.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-02
    • 文件大小:1427
    • 提供者:LX
  1. FPQ

    0下载:
  2. 基于FPGA的数控分频器,可以吧一个时钟信号分成不同频率的时钟信号。-FPGA-based digital frequency divider, a clock signal can now be divided into different frequency clock signals.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3120
    • 提供者:
  1. cfft

    0下载:
  2. 基于FPGA的快速傅里叶算法设计,VHDL语言写的,编译可通过-FPGA-based fast Fourier algorithm design, VHDL language, the compiler can
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:85641
    • 提供者:zll
  1. fft2

    0下载:
  2. 基于FPGA的FFT设计,非常经典,能使用-The FFT-based FPGA design, very classic, can use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4173226
    • 提供者:zll
« 1 2 ... 41 42 43 44 45 4647 48 49 50 »
搜珍网 www.dssz.com