搜索资源列表
trafficLED2
- 实现基本交通灯的功能，Xilinx Spartan-3E实验板上基于verilog控制主干道和支干道东西南北两组交通灯LED的操控。-To achieve the basic function of the traffic lights, Xilinx Spartan-3E experiment board based on verilog control the handling of the North and South, East and West of the main roads a
seg71
- Verilog HDL编写的7段数码管显示程序。-7-segment LED display program written in Verilog HDL.
lcd
- 这是一个用verilog写的LED的控制代码，其中主要是利用状态机的形式实现的-This is a verilog the write LED control code, which is realized in the form of state machine
DE2_115_NIOS_DEVICE_LED
- DE2-115开发板的LED灯设计 Verilog HDL语言编写-DE2-115 development board LED lamp design Verilog HDL language
clock
- 用 Verilog HDL 设计一个多功能数字钟，包含以下主要功能： 1） 计时，时间以 24 小时制显示； 2） 校时； 3） 闹钟：设定闹钟时间，可利用 LED 闪烁作为闹钟提示； 4） 跑表：启动、停止； 5） 其他。-Using Verilog HDL design a multi-functional digital clock contains the following main functions: 1) time, the time is displayed
LED_display
- verilog 优化后的LED数码管显示模块，两种写法的比较。-verilog optimized LED digital display module, two written comparison.
liushuideng
- verilog HDL程序，功能：点亮LED灯，并实现右移的流水效果，已在FPGA板上验证过。-failed to translate
seg7
- 通过Verilog语言，显示七段数码管，在cycloneI上能正确显示-Verilog language, showing seven-segment LED display correctly, cycloneI
EDA_PWM_led
- EDA的Verilog程序，使用PWM功能控制亮度的LED-EDA Verilog procedures, using the PWM function to control the brightness of the LED
state_machine
- verilog编程状态机实战训练：1.本实例通过实现一个状态机来控制8个LED循环闪亮； 2. 工程在project文件夹里面； 3. 源文件和管脚分配在rtl文件夹里面； 4. 下载文件在download文件夹里面。-verilog programming state machine combat training: 1. This example by implementing a state machine to control 8 LED flashing cycle 2
ds_test12
- 在Verilog语言下用FPGA驱动DS18B20，带数码管显示，带LED报警，有报警值调整功能。这个是本人调过的，原版调通代码没改的，绝对能跑通。建议用QuatusII全编译后看一下RTL图就能理解程序是怎么工作的。-A Demo of DS18B20 on FPGA.
SEG7lED
- 基于verilog的7段数码管显示控制，实现数字显示。-7 seg led displaying control based on verilog
pwm_led
- 基于FPGA的PWM控制LED灯的verilog程序源代码-FPGA-based PWM control of LED lights verilog source code
master_i2c
- 主I2C程序，完成LED读写,寄存器读写-master_i2c verilog
top_module
- fpga 使用verilog hdl 语言，quartusii 9.0编程环境，设计的4个led灯分别实现不同功能，然后由一个顶层文件调用，完成总的设计。-fpga using verilog hdl language, quartusii 9.0 programming environment designed four different functions, respectively, led lights, followed by a top-level document called,
CPLD_LED
- fpga cpld verilog hdl 语言 代码程序 led 控制
smg
- 基于FPGA 的Verilog语言数码管 1到100的循环计数-fpga LED
VMD642_CPLD
- 本例程位于 VMD642_CPLD目录中。 使用 CPLD 实现辅助译码、LED 指示灯控制、看门狗等各种逻辑控制电路。源程序使 用 Verilog HDL书写，编译开发系统使用 Cypress公司的 Warp 6.3。-This routine is located VMD642_CPLD directory. Using CPLD implementation auxiliary decoding, LED indicator control, watchdog, and othe
main
- 采用现场可编程逻辑器件（FPGA）制作，利用EDA软件中的verilog HDL硬件描述语言控制进行控制，然后烧写实现.按键7~1分别用于七个音符的发音（DO，RE，MI，FA，SO，LA，SI），同时LED灯点亮。按键8和9用于控制乐曲的播放，可以选择三个曲子的播放。-Using field-programmable logic device (FPGA) production, the use of EDA software verilog HDL hardware descr iption
electronic-clock
- 基于FPGA的电子时钟的七段数码管显示+按键控制verilog程序-FPGA-based electronic clock seven-segment LED display+ button control verilog program