搜索资源列表
axi_ad9361_tx_channel
- 采用硬件描述语言verilog进行AD9361芯片实现的代码-AD9361 using hardware descr iption languages Verilog code that chip
hdl-master
- AD9361的ip核，已经调试通过，在vivado上可以运行通。AD9361是一个双通道的便捷收发器，通常用于3G/4G基站。-AD9361' s ip nuclear, debugging has been passed on vivado can run through. AD9361 is a dual-channel transceiver convenient, usually used in 3G/4G base stations.
library
- AD公司最新的器件HDL模型库，官方可下。包括 AD6676 AD7175 AD9122 AD9144 AD9152 AD9234 AD9361 AD9680 AD9739a等，需要的可以下载-AD device HDL library
CFO
- zedboard/AD9361平台进行无线收发，在接收端进行频偏估计和补偿的Verilog参考代码。-zedboard/AD9361 platform for wireless transceiver, the receiver frequency offset estimation and compensation, you can refer to the Verilog code.
hdl-master
- ADI ad9361 vivado 下源代码-ADI ad9361 vivado source code
ad9361
- 使用zynq 7020 的9371 sdk配置文件(the sdk config for 9371 in zynq7020)
hdl-master
- adi devices ip core, inc. ad9361/xxx
ad9361-master
- DS5.26 windows version crack only for this version, not tried on the version;
SPI_UART
- SPI读写AD9361，通过串口回读关键寄存器读写是否正确。(SPI reads and writes AD9361, reads and writes the key registers correctly through the serial port.)
AD9361_ZYNQ_PL
- ZYNQ FPGA XC7Z035纯verilog配置AD9361 基于VIVADO2016.4工程(ZYNQ FPGA XC7Z035 Pure Verilog Configuration AD9361 Based on VIVADO 2016.4 Project)
text
- 通过MATLAB实现基于zc706和ad9361的数据收发例程(Realization of data sending and receiving routine based on zc706 and ad9361 by MATLAB)
AD9361寄存器配置参考
- 应用ADI官方提供的可视化配置工具生成的寄存器配置文件，可看到每个寄存器的地址和赋值
射频仿真系统
- 在雷达信号处理机的设计研发过程中，为了保证系统的性能指标要求，往往需要 进行大量的外场测试试验。本文针对雷达信号处理机在测试过程中所必需面对的测试 周期长、测试场景选择困难、测试投入经费过高等问题，设计研发了一款高性能、小 型化的雷达回波模拟器，该雷达回波模拟器采用全可编程片上系统(All Programmable SoC)ZYNQ-7000 作为主控核心单元，采用高性能数据转换串行接口 JESD204B 进行 数据传输。针对不同应用场景和不同体制的雷达信号处理机，分别对高性能 DA
AD9361接口
- AD9361接口AD9361接口AD9361接口AD9361接口AD9361接口