CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - counter

搜索资源列表

  1. counter

    0下载:
  2. 计算器的源代码,了解计算器的使用方法。计算器的各种功能,实现各种功能,-counter
  3. 所属分类:Other windows programs

    • 发布日期:2017-04-15
    • 文件大小:8551
    • 提供者:
  1. cpnn

    0下载:
  2. Counter Propagation Network for simple character recognition source code in C
  3. 所属分类:Other systems

    • 发布日期:2017-04-03
    • 文件大小:2459
    • 提供者:lolo
  1. visitor

    0下载:
  2. Digital visitor counter is a reliable circuit that takes over the task of counting Number of Persons/ Visitors in the Room very Accurately. When somebody enters into the Room then the Counter is Incremented by one and when any one leaves the room the
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:1797
    • 提供者:Binu
  1. 8bit_upDown_counter

    0下载:
  2. a simple 8 bit up/down counter, very handy and optimized
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2219
    • 提供者:toon
  1. adder

    0下载:
  2. 基本组合电路 含异步清零和同步时钟的加法计数器-Basic combinational circuits with asynchronous clear and the addition of synchronous clock counter
  3. 所属分类:Other systems

    • 发布日期:2017-04-01
    • 文件大小:29984
    • 提供者:刘艳琴
  1. digital-frequency

    0下载:
  2. 数字频率计 采用Verilog语言编写,分为8个模块,分别是计数器,门控,分频,寄存器,多路选择,动态位选择,BCD译码模块-Digital frequency meter using Verilog language, divided into eight modules, namely, the counter, gated, frequency, register, multiplexer, Dynamic Choice, BCD decoding module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1265776
    • 提供者:multidecoder
  1. counter

    0下载:
  2. 计数器VHDL,可以用modersim仿真-it is a a a a aa a a a a a a counter VHDL
  3. 所属分类:source in ebook

    • 发布日期:2017-03-29
    • 文件大小:627
    • 提供者:张欣
  1. Fre_Counter_verilog

    0下载:
  2. 基于ep3c25的FPGA频率计的简单设计(用verilog HDL),直接打开即可-FPGA frequency counter based on ep3c25 of simple design (using verilog HDL), can directly open the ... ...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1138233
    • 提供者:yunhen
  1. a_time_counter_using_verilog

    0下载:
  2. a time counter using verilog
  3. 所属分类:Project Design

    • 发布日期:2017-04-05
    • 文件大小:567691
    • 提供者:atula136
  1. a_bcd_counter_using_verilog

    0下载:
  2. 3 bits bcd counter using verilog
  3. 所属分类:Project Design

    • 发布日期:2017-04-08
    • 文件大小:441090
    • 提供者:atula136
  1. counter

    0下载:
  2. 基础的计数器,对于新手来说也许会用的着。可作为基本子程序使用-Based counter, for the novice may use the. Can be used as a basic subroutine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:158768
    • 提供者:ad
  1. counter

    0下载:
  2. 0到9自动加法计数器 用共阴极七段数码管显示-0 to 9 counter with automatic addition of cathode seven-segment LED display
  3. 所属分类:assembly language

    • 发布日期:2017-04-10
    • 文件大小:592
    • 提供者:fansen
  1. performance

    0下载:
  2. 调用windows性能计数器的例子 用delphi开发-Call windows performance counter example
  3. 所属分类:Windows Kernel

    • 发布日期:2017-03-24
    • 文件大小:512935
    • 提供者:mxj
  1. minorproject

    0下载:
  2. microcontroller based visitor counter
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-30
    • 文件大小:12301786
    • 提供者:irisrecognition
  1. Counter

    0下载:
  2. 所谓24进制计数器,要在数码管上直观的显示0,1…..22,23等数,再归零-The so-called binary counter 24 to the digital control on the visual display 0,1 ... .. 22,23 and a few, then zero
  3. 所属分类:Project Design

    • 发布日期:2017-04-04
    • 文件大小:122223
    • 提供者:xiejun
  1. Counter

    0下载:
  2. 计数器功能的实现 有前后台的制作 数据库 很容易移植-Counter function before and after the realization of a production database platform is easy to transplant
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2017-04-06
    • 文件大小:105826
    • 提供者:guoyun
  1. frequencymeter

    0下载:
  2. 测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段之一。-Measuring the frequency of means, including electronic counter to measure frequencies with high precision, easy to use, fast measurement and easy to realize the advantages of automa
  3. 所属分类:Other systems

    • 发布日期:2017-04-06
    • 文件大小:14278
    • 提供者:wangzhen
  1. count

    0下载:
  2. 一种计数器的FPGA的verilog源程序和仿真图谱-A kind of counter verilog source code and simulation of FPGA-map
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:99921
    • 提供者:王腾
  1. max

    0下载:
  2. 这是一个在MAX+plus上面的计数器仿真图,基于FPGA的仿真。-This is a counter above the MAX+ plus simulation map, FPGA-based simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:18337
    • 提供者:王天刚
  1. Counter_Design_Block

    0下载:
  2. Here is a code for a simple counter based on verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:11332
    • 提供者:spectrojin
« 1 2 ... 6 7 8 9 10 1112 13 14 15 16 ... 50 »
搜珍网 www.dssz.com