搜索资源列表
二进制串行-1计数器
- 大学计算机数字逻辑实验作业 用Multisim仿真软件编写 计数器 用双D触发器74Ls74构成四位二进制串行计数器 二分频计数原理-University computer digital logic operations using Multisim experimental simulation software used to prepare counter-D Trigger 74Ls74 constitute four serial binary frequency counter t
jianpansou
- 8路键盘D触发器的应用,提供了相关电路设计图以及擦c源代码 -8-way D keyboard trigger the application of the relevant provision of the circuit layout and rub c source code
dff_UDP
- verilog实现，UDP描述带有异步复位的正边沿触发D触发器，test测试通过-verilog achieve, UDP asynchronous reset with a descr iption of the fringe is triggered D flip-flop, test test pass
dffwewe
- 自己刚编写的vhdl语言来实现的D触发器，自我感觉还可以，也通过了编译，如果有需要就下载去看看吧-just prepared their own language to achieve vhdl D flip-flop, but also a sense of self, but also through a compiler, If there is a need to look at the downloaded Look here
DFF1
- 由VHDL 语言实现的D触发器利用的是QUARTUES环境已经得到验证
dd
- 里用单片机、2个计数器以及D触发器对被测信号脉冲与标准信号脉冲利用单片机、2个计数器以及D触发器对被测信号脉冲与标准信号脉冲,同时计数，实现频率测量功能。在保证产品质量和提高产品功能的同时降低制作成本, 对产品进行简化设计。
qqqqqqqqqq
- 里用单片机、2个计数器以及D触发器对被测信号脉冲与标准信号脉冲利用单片机、2个计数器以及D触发器对被测信号脉冲与标准信号脉冲,同时计数，实现频率测量功能。在保证产品质量和提高产品功能的同时降低制作成本, 对产品进行简化设计。
fffffff
- 里用单片机、2个计数器以及D触发器对被测信号脉冲与标准信号脉冲利用单片机、2个计数器以及D触发器对被测信号脉冲与标准信号脉冲,同时计数，实现频率测量功能。在保证产品质量和提高产品功能的同时降低制作成本, 对产品进行简化设计。
Ddelay
- 在Quartus下使用D触发器来加入延迟，每个D触发器增加半个周期的延迟，稍加更改可以得到不同的延迟。
def1
- 实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)
CD4013
- 用CD4013双D触发器做的脉冲4分频器，以及单键触模式灯开关介绍，只用一个触摸电极片，就能完成开灯和关灯，以及多个触摸式开关电路举例
08_VHDL_simulation2
- 台湾人梁奕智写的VHDL编程学习的PPT讲义，里面包括内容有D触发器、寄存器、累加器、计数器、有限状态机等非常有用的内容。
D
- FPGA VERILOG实现 D触发器 -FPGA VERILOG D flip-flop
The-D-flip-flop
- D触发器的Verilog硬件语言实现，开发环境是ModelSim-The D flip-flop of the Verilog hardware language development environment is ModelSim
D-flip-flop
- D 触发器的描述 寄存器的行为 描述 -D flip-flop registers describe the behavior described in the behavior described register
D-trigger
- FPGA/CPLD开发，基于VHDL语言的D触发器的实现-FPGA/CPLD development, based on VHDL implementation of the D flip-flop
D-Trigger
- 基于labview的可以 实现的D触发器-D Trigger
D-trigger
- FPGA EPM1270 VHDL D触发器。完整文件夹包-FPGA EPM1270 VHDL D flip-flop. Complete document wallets
JBD
- 基本的D触发器，可实现基本的保持功能。输入到输出不变。(The basic D flip flops enable basic retention functions. Input to output remain unchanged.)
D_ff - 快捷方式
- D触发器 主要是连续赋值。一个比较简单的代码，欢迎指正(D is the main trigger continuous assignment.A relatively simple code, welcome.)