CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - eda vhdl设计

搜索资源列表

  1. taxi

    0下载:
  2. 介绍了出租车计费器系统的组成及工作原理,简述了在EDA平台上用单片CPLD器件构成该数字系统的设计思想和实现过程。论述了车型调整模块、计程模块、计费模块、译码动态扫描模块等的设计方法与技巧。-Introduced a taxi meter system, the composition and working principle outlined in the EDA platform, with the single-chip CPLD devices constitute the digit
  3. 所属分类:Project Design

    • 发布日期:2017-03-30
    • 文件大小:153428
    • 提供者:蒋思
  1. EDAshiyanbaogao

    0下载:
  2. 关于VHDL的关于数字跑表的eda的课程设计!-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:271403
    • 提供者:wangchanglin
  1. Songer

    0下载:
  2. 基于EDA的“梁祝”音乐播放设计,运用data_rom的查找表功能-Based on EDA' s " Butterfly Lovers" Music Player Design
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-28
    • 文件大小:242759
    • 提供者:pareka
  1. 00

    0下载:
  2. 利用EDA技术与VHDL语言设计音乐硬件演奏电路-The use of EDA hardware technology design music performance circuit
  3. 所属分类:assembly language

    • 发布日期:2017-04-16
    • 文件大小:22652
    • 提供者:何中勋
  1. BS

    0下载:
  2. 用EDA设计ROM和RAM及其应用,用VHDL语言编程实现字符、汉字的存取并用点阵显示-ROM and RAM design with the EDA and its applications, using VHDL programming language characters, Chinese characters, access to and use dot-matrix display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:13039396
    • 提供者:黄奇家
  1. abc

    0下载:
  2. 本软件设计D触发器的目的和任务:1.使学生全面了解如何应用该硬件描述语言进行高速集成电路设计;2.通过软件使用、设计与仿真环节使学生熟悉EDA-VHDL开发环境;3. 通过对基本题、综合题的设计实践,使学生掌握硬件系统设计方法(自底向上或自顶向下),熟悉VHDL语言三种设计风格,并且培养学生应用VHDL语言解决实际问题的能力。 -The software design of D flip-flop of the purpose and tasks: 1. To enable students t
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-28
    • 文件大小:1644
    • 提供者:hooyu
  1. usefulUART

    0下载:
  2. UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA器件设计与实现UART。 -UART is a widely used serial data communication circuits. This design includes UART transmitter, receiver and baud rate generator. Design and Application of EDA technology, ba
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:4571
    • 提供者:
  1. LAB31

    0下载:
  2. EDA基础_综合实验篇__实验三十一 FIR数字滤波器设计-The basis of comprehensive experimental articles EDA __ _ experimental FIR digital filter design 31
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2914854
    • 提供者:wonder
  1. EDA

    0下载:
  2. EDA实验:掌握使用VHDL 描述组合电路的基本方法,学会使用QuatusII 对VHDL 代码进行综合和仿真,能够使用时序仿真功能对所设计模块进行仿真测试。(四位二进制数比较器 序列信号发生器 十字路口交通灯的设计)-EDA experiment: to master the combination of the circuit VHDL descr iption of the basic methods, learn to use QuatusII of the VHDL code synt
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-03
    • 文件大小:906690
    • 提供者:马琳
  1. ZHILIUDIANJI

    0下载:
  2. EDA直流电机项目设计,能实现加速 减速 方向控制。-EDA DC project design, to achieve directional control of accelerating and decelerating.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:43936
    • 提供者:ffx
  1. edaDesign

    0下载:
  2. 电子电路分析与设计(EDA软件应用二)MAX+plusII应用 第一章 GW48 EDA系统使用说明 第二章 原理图输入设计方法 第三章 VHDL设计初步 第四章 实验-Electronic Circuit Analysis and Design (EDA software application 2) MAX+ plusII Chapter GW48 EDA application system for use Chapter schematic design VHDL des
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:356740
    • 提供者:杜尘
  1. UARTVHDL

    0下载:
  2. UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA/CPLD器件设计与实现UART。-UART is a widely used serial data communication circuit. The design includes UART transmitter, receiver and baud rate generator. Application of EDA design technology based o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:241212
    • 提供者:王志慧
  1. FullAdder

    0下载:
  2. 要求在Quartus II软件,利用VHDL完成层次式电路设计,电路中的元件可以用VHDL设计也可以用库元件连线构成再封装。借助EDA工具中的综合器,适配器,时序仿真器和编程器等工具进行相应处理。输入方法不限制。适配采用Cyclone系列的EP1C6Q240C8。要求综合出RTL电路,并进行仿真输入波形设计并分析电路输出波形。要求采用层次式结构设计。-Quartus II software requires the use of VHDL complete hierarchical circui
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:857
    • 提供者:John
  1. STOPWATCH

    0下载:
  2. 是基于FPGA/CPLD的跑表程序,可以存储记录多个运动员的跑步时间,是利用VHDL语言编写的,可以有助于学习EDA技术,可以参考学习,可以帮助你完成VHDL语言的课程设计。-Is based on FPGA/CPLD s stopwatch program, many athletes can store records of running time, is the use of VHDL language, and can help to learn EDA, can refer to t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:661825
    • 提供者:王亮
  1. xiandaiyidongtongxin

    0下载:
  2. 介绍了目前在数字无线通信中常用的一种向前纠错编码卷积码编码和Viterbi解码的原 理,并采用TOP—DOWN的设计思想,利用相关的EDA工具软件进行设计。并将卷积码编码器、Viterbi译码器设计下载到Ahera公司的FPGA芯片上进行仿真,得到了预期的设计结果。-Viterbi
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-17
    • 文件大小:234518
    • 提供者:徐军
  1. juanjiandviterbi

    0下载:
  2. 介绍了目前在数字无线通信中常用的一种向前纠错编码卷积码编码和Viterbi解码的原 理,并采用TOP—DOWN的设计思想,利用相关的EDA工具软件进行设计。并将卷积码编码器、 Viterbi译码器设计下载到Ahera公司的FPGA芯片上进行仿真,得到了预期的设计结果。-Viterbi
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-04
    • 文件大小:234488
    • 提供者:徐军
  1. EDA

    0下载:
  2. 基于EDA技术的八路智力抢答器的设计,原理图和VHDL程序-based on EDA technology, intellectual Responderbased on EDA technology, intellectual answering device design, process schematics and VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:384572
    • 提供者:何乐
  1. shuzimimasuo

    0下载:
  2. EDA数字密码锁设计:基于FPGA芯片,采用VHDL语言设计,具有键入预设6位密码,3次出错报警,复位等功能。-EDA digital code lock design: Based on the FPGA chip using VHDL, type the default 6 with the password 3 times error alarm, reset and other functions.
  3. 所属分类:Other systems

    • 发布日期:2017-04-02
    • 文件大小:198240
    • 提供者:whai
  1. chfqi

    0下载:
  2. 简易5位乘法器的设计 用于EDA课程设计和VHDL的入门学习-Easy 5 Multiplier for EDA VHDL introduction to course design and learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:749025
    • 提供者:沈小响
  1. ccsj

    0下载:
  2. 此文件 含有基于EDA技术的交通灯设计方案和源程序-This file contains the traffic lights based on EDA technology design and source code
  3. 所属分类:Project Design

    • 发布日期:2017-05-06
    • 文件大小:1266121
    • 提供者:范伟林
« 1 2 3 4 56 7 8 9 10 11 12 »
搜珍网 www.dssz.com