搜索资源列表
SDRAM_LCM_PROJECT
- sdram源代码，输入16数据位数据到sdram，再传送到fifo，通过uart端口发送出去。-sdram source code, data input 16-bit data to sdram, then transmitted to the fifo, sent through uart port.
FPGAluojidaima
- 16通道逻辑分析仪，100M，FPGA代码，包括FIFO，dram，usb等-16 channel logic analyzer, 100 m, the FPGA code, including FIFO, DRAM, usb, etc
fifo_verilog
- 16位FIFO的硬件电路，使用verilog实现。文件内含组合逻辑和寄存逻辑两种方法的实现，以及对应的testbench测试代码-16 FIFO hardware circuits using verilog implementation. File contains a combination of logic and storage logic to achieve the two methods, and the corresponding testbench test code
TransfData
- 用于FPGA发送数据，采用VHDL语言编程，采用16位fifo发送，内涵时钟、复位、使能信号-FPGA is used to send data, using VHDL language programming, using 16 fifo sent connotation clock, reset, enable signal
VHDL-8bitFIFO
- FIFO的宽度：也就是英文资料里常看到的THE WIDTH，它只的是FIFO一次读写操作的数据位，就像MCU有8位和16位，ARM 32位等等，本程序实现8位的FIFO功能,三位格雷码可表示8位的深度。-THE WIDTH of THE FIFO: namely information in English often see THE WIDTH, it is only a FIFO data read and write operations, as has 8 bit or 16 bit M
FIFO1
- 给出一个位宽16比特，深度为10的异步FIFO的设计，并要求给出空或满的指示信号。要求用Verilog HDL语言设计，并编写测试激励，以及用Modelsim进行功能仿真，验证设计正确性。10个16位的数据 (FIFO的宽度：也就是英文资料里常看到的THE WIDTH，它指的是FIFO一次读写操作的数据位，就像MCU有8位和16位，ARM 32位等等。FIFO的深度：THE DEEPTH，它指的是FIFO可以存储多少个N位的数据（如果宽度为N）。如一个8位的FIFO，若深度为8，它可以
OV7670-V1.0(keil)
- stm32驱动OV7670摄像头,无需FIFO，STM32直接驱动，在屏幕上显示- 16/5000 Stm32 drives the OV7670 camera
基于STM32车牌识别系统资料V1.0_Ricky(1)
- 本系统以STM32F103RBT单片机为主控，控制OV7670摄像头（带FIFO）进行图像采集，通过模式识别、匹配，最后获得车牌的识别结果。为尽大可能的提高处理速度，STM32单片机进行了16倍频。识别主要过程包括图像采集、二值化分析、识别车牌区域、字符分割、字符匹配五过程。(Circuit design of license plate recognition based on stm32)