搜索资源列表
clk_wiz_ds709
- FPGA设计中，时钟资源安排使用指南，对高性能设计很重要-FPGA designs, the clock resources, arrange the use of guidelines, the design is very important for high-performance
szz
- 基于FPGA的电子钟，实验利用cyclone-clock
commutionbetweenFPGAand8951F
- 单片机与ＦＰＧＡ的通信 功能 :单片机控制写FPGA一字节数据 单片机控制写FPGA一字节数据时钟 (注意读写数据端口可复用,也可分用) 单片机控制发送数据端口 -MCU and FPGA communication functions: SCM control FPGA to write a byte of data SCM control FPGA to write a byte of data clock (Note that the read and write
ds32c35
- ds32c35是dalas生产的实时时钟（RTC）芯片，本程序（在EP2C8Q208C8N上调试通过）在FPGA上构建I2C接口于此时钟芯片通信。可以在LED上动态实时显示时间。利用本程序也可以改编成高精度实时时间测量的程序-ds32c35 is produced by dalas real-time clock (RTC) chip, this program (in the EP2C8Q208C8N debugging via) in the FPGA built this clock ch
desginacrossclockfield
- FPGA设计时,常遇到多个时钟一起工作的情况, 这时就要考虑时钟域的问题,以及不同时钟域间的通信.此文详细介绍了跨时钟设计的相关问题.-FPGA design, often encounter a number of clock to work together, when we must consider the clock domains, as well as communication between different clock domains. This article det
PLD_tips
- PLD设计技巧——消除组合逻辑产生的毛刺 PLD设计技巧——采用同步电路设计 PLD设计技巧——提高FLEX器件的系统速度 PLD设计技巧——如何处理内部三态电路 257K PLD设计技巧——多时钟系统设计 314K PLD设计技巧——用单片机配置FPGA PLD设计技巧——如何处理建立/保持(Setup/hold)时间 -PLD design skills- to eliminate glitches generated by PLD combinati
fpga_clock_timing
- 该文档说明的是影响FPGA设计中时钟因素的探讨-the paper is the discussion of clock timing of FPGA design
alarmclock
- 用verilog hdl编写的闹钟，是fpga的应用已经经过仿真，可以正常运行-alarm clock Prepared with the verilog hdl
timer
- 这是一个基于FPGA设计的24时多功能数字钟，具有正常星期、时、分、秒计时，动态显示，保持、清零、快速校分、整点报时、闹钟功能。-This is an FPGA-based design of multi-function digital clock 24 hours, with a normal week, hours, minutes, seconds, timing, dynamic display, maintaining, resetting, fast school hours, t
digital_clock
- 用于FPGA可编程逻辑器件的VHDL语言编写的6显示数字钟程序。51单片机驱动6个LED数码管。-Digital clock (VHDL language) for FPGA Development
TheRealizationofAdaptiveArithmeticCoderWithFPGA.ra
- 本文又用C语言实现了标准的自适应算术编码，拿它与用FPGA实现的改进后的自适应算术编码的仿真结果对比验证了这种改进后编码器编码的正确性。此种结构的编码效率很高，一个时钟编码一个数据比特，时钟频率可以达到50MHZ，占用的硬件资源大约有800个CLB(可配置逻辑模块)。-This thesis realizes the adaptive arithmetic coding which is not improved with C language，compare with the result o
Designing_Multi-Asynchronous_Clock_Designs
- 这里介绍了如何使用多时钟树的方法，这在FPGA中经常用到-This paper describes how to use multi-way clock tree, which is often used in FPGA
fpga_led_clock
- 最近用verilog编写的数字时钟显示代码，已在FPGA开发板上跑过。-Recently prepared with digital clock display verilog code ran in FPGA development board.
DigitalClock
- 基于FPGA的数字电子钟设计，系统总程序由分频模块、“时分秒”计数器模块、数据选择模块、报时模块、动态扫描显示和译码模块组成。得到一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外有校时、校分和整点报时功能，并通过数码管驱动电路显示计时结果。-FPGA-based design of digital electronic clock, the system program by the total frequency modul
yuandaima
- FPGA多功能数字钟，描述语言VHDL，软件环境QuartusⅡ-FPGA multi-function digital clock, descr iption language VHDL, Quartus Ⅱ software environment
FPGA_fenpin
- 利用FPGA构建一个1:1的分频器，稍加修改即可改成频率可控获占空比可控的时钟输出。-Using FPGA to build a 1:1 divider, you can change the frequency slightly modified controllable duty cycle controlled by the clock output.
FPGAclock
- 关于基于Quartus ii的FPGA系统时钟详细的讲解-the clock in FPGA design
dianzizhong
- 利用FPGA实现电子钟，包括计数器控制器。-Using FPGA to achieve clock, including the counter controller.
dianzizhong
- 基于FPGA的实时电子钟控制器硬件电路实现与验证,-FPGA-based real-time clock controller hardware circuit implementation and validation,
microcont
- 数字时钟设计基于FPGA的数字存储示波器的设计 doc基于FPGA的数字存储示波器的设计 122 基于... 基于单片机的车载时钟控制系统研究 doc基于单片机的车载时钟控制系统研究-microcontroller-based digital clock, set the time, stopwatch, alarm set