搜索资源列表
CCD_Array
- Interface TCD1209DG with Altera FPGA and transfer image data to PC via USB using USB FX2 Slave FIFO mode, Only FPGA code included.
sort
- 实现图像的滤波，使用VERILOG语言，自己是在FPGA中实现的，其他的也可参考(To achieve image filtering, the use of VERILOG language, and they are implemented in FPGA, the other can also refer to)
interpolation
- 图像线性插值Verilog代码，已通过FPGA验证(Image linear interpolation Verilog code, has been verified by FPGA)
至简设计法--VGA_显示动画
- 至简设计法--VGA显示动画 工程说明 本工程VGA显示要求：复位后，屏幕中央显示直径为10的蓝色圆点；按下按键0，圆点图像逐渐变大，直至直径变为400；再按一下按键0，圆点逐渐变小，直到直径为10。此过程要有明显的动画效果。 案例补充说明 本设计的VGA图像动态显示是基于FPGA实现的，采用了Verilog HDL语言编写，再加上有明德扬的至简设计法作为技术支撑，可使程序代码简洁且执行效率高。(Engineering descr iption The engineering requirem
至简设计法--VGA_显示矩形
- 至简设计法--VGA显示矩形 工程说明 本工程VGA显示要求：在显示屏边缘上显示一个红色边框（边框宽为20像素），在屏幕的中央显示一个绿色矩形（矩形长为150像素，高为100像素）。 案例补充说明 本设计的VGA图像显示是基于FPGA实现的，采用了Verilog HDL语言编写，再加上有明德扬的至简设计法作为技术支撑，可使程序代码简洁且执行效率高。(the minimalist design, --VGA shows rectangles Engineering descr iption
rdf0224-ac701-multiboot-c-2014-1
- 该程序是Xilinx7系列FPGA多重程序加载的代码，在FPGA外部FLASH建立多个程序镜像和map，通过代码实现不同镜像的加载和切换(The program is Xilinx7 series FPGA multi program loading code, in the FPGA external FLASH to establish multiple program mirroring and map, through the code to achieve different imag
MakeImageData
- 用Delphi来发生彩色LED显示屏的资料。在VHDL固件里，保存这个资料作为mif样式到ROM架构。终于FPGA芯片显示静止图像在LED屏幕。(We developed Delphi application. This application generate initial data of VHDL firmware. This data has a <*.mif> style. FPGA chip using this initial data displays still
02_VGA_Display_Test640480
- 基于verilog 实现vga显示源代码(The FPGA-based Character Display and Its Application in Real Time Image Processing Syste)
de2_build
- De2_build: It contains the FPGA configuration file of the comprehensive Nios II system in Section 16.10.2 and software image files for the DE2 board. These files can be used for quick demo or software development. Note that the files can only be us
PROPOSED SYSTEM
- technique using MATLAB and FPGA, in which image is concealed within another image and evaluation of image parameters of the output image. Keywords:- Steganography, Image steganography, 2/3 LSB steganography, image parameters
sdram_ov5640_vga
- 基于ov5640摄像头的实时视频采集，运用FPGA开发板(Complete the real-time image acquisition and VGA display function, the camera for the ov5640 series)
DWT_verilog-code
- 图像压缩是图像处理中的一个重要课题，在减少图像尺寸以实时传输和存储方面起着非常重要的作用。许多标准推荐使用DWT进行图像压缩。DWT的计算复杂度对基于DWT的图像压缩算法的实时使用提出了重大挑战。在本文中，我们提出了一种改进的提升方案来计算近似和详细的DWT系数。修正的方程使用右移运算符和6位乘法器。计算中的层级减少到一个，从而最小化延迟和增加吞吐量。ViTEX-5 FPGA上实现的设计工作在180 MHz，功耗小于1W的功率。该设计占用了FPGA上不到1的LUT资源。所开发的体系结构适合于FP
defog
- 图像去雾算法FPGA实现，使用xilinx Vivado开发环境(Image dehazing algorithm FPGA implementation using xilinx Vivado development environment)