搜索资源列表
modelsim
- 基于存储器的基4按频率抽取的fft 的vhdl描述 可以对连续数据流进行256点的fft
1_070109140434
- modelsim 的使用教程，很详细讲解很清楚
modelsimstudy
- 关于MODELSIM的学习资料 希望对大家有用
modelsim_ppt
- modelsim中文学习的ppt,属于电子EDA
RecoverMyFiles
- 当你再次打开modelsim时,需要重新点击work lib里得相应模块。弹出 sim窗口,把鼠标点下 想要观测得模块,这是右边得信号列表会列出该模块得所有信号。一般情况下,你想观察这些信号时,需要把他们add to wave。 不过介于你上次已经保存了
altera_ram
- 本程序对如何使用altera系列芯片片上ram进行实例演示，采用Verilog HDL语言编写，并使用modelsim与quartus联合进行功能仿真。本原码是红色逻辑开发板的试验程序，值得一看。
VHDL
- 本系统使用VHDL语言进行设计，采用自上向下的设计方法。目标器件选用Xilinx公司的FPGA器件，并利用Xilinx ISE 7.1 进行VHDL程序的编译与综合，然后用Modelsim Xilinx Edition 6.1进行功能仿真和时序仿真。
(Modelsim)simulation
- 这是关于VHDL编程仿真的东西,大家感兴趣的话可以下载.原文并不是这个名字,里边有三个文件.
Modelsim
- 一个做FPGA时经常使用到的一个软件的介绍。
QuartusIIandModelSim
- 本文主要描述了如何在QUARTUSII中输入程序文件，生成网表及标准延时文件，然后通过MODELSIM进行功能仿真与后仿真的过程，主要为图解，含全部代码及仿真波形。
CIC
- 介绍了积分梳状滤波器(CIC)设计，压缩包里面有程序的流程图，采用verilogHDL编写，在modelsim上可以实现仿真结果，非常不错
CORDIC
- 介绍了CORDIC数字计算机的设计，采用的是verilogHDL,在modelsim上可以实现仿真验证，压缩包中包含CORDIC的工作结构图，比较详细
add
- 介绍了carry_chain_adder，carry_skip_adder,ipple_carry_adder三种常用的加法器，采用verilogHDL语言，利用modelsim软件仿真验证，压缩包中包含有流程图
divider
- 介绍了除法器的设计，采用verilogHDL语言，利用modelsim仿真验证，压缩包中包含了流程图
multiple
- 介绍了几种常用的乘法器的设计，carry_save_mult，ripple_carry_mult等，压缩包中包含结构流程图，用verilogHDL语言，采用modelsim仿真验证
Asynchronous_read_write_RAM
- Dual Port RAM Asynchronous Read/Write 经过modelsim仿真
Synchronous_read_write_RAM
- Synchronous read write RAM verilog。经过modelsim se仿真。
Content_Addressable_Memory
- Content Addressable Memory 的verilog源代码。经过modelsim仿真。
AdderEmodelSim
- altera Quartus II modelSim 自動模擬搭配，內有範例。 (含電路)
adder4
- verilog加法器,附加测试文件 可用modelsim 仿真实现