CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - rd

搜索资源列表

  1. raw

    1下载:
  2. SAR原始数据及其RD成像算法MATLAB程序,SAR原始数据及其RD成像算法MATLAB程序-SAR raw data and its RD imaging algorithm MATLAB, SAR raw data and its RD imaging algorithm MATLAB
  3. 所属分类:Special Effects

    • 发布日期:2017-06-16
    • 文件大小:24073822
    • 提供者:啊月
  1. STC89C51RC-RDP_GUIDE-CHINESE

    0下载:
  2. STC89C51RC-RD+_GUIDE-CHINESE系列单片机器件手册-STC mcu pdf
  3. 所属分类:SCM

    • 发布日期:2017-05-13
    • 文件大小:3563985
    • 提供者:jpg
  1. 240128-m64-GPS

    0下载:
  2. iccavr atmega64 6963(160128) GPS USART0/USART1接收GPS 时钟显示-iccavr atmega64 6963(160128) GPS USART0/USART1 RD GPS time display
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:183167
    • 提供者:liang
  1. administration

    0下载:
  2. 系统垃圾清除Settings\Temp\*.*" del /f /s /q " userprofile \recent\*.*" echo 清理系统垃圾完成! echo. & pause -@echo off echo 正在清理系统垃圾文件,请稍等...... del /f /s /q systemdrive \*.tmp del /f /s /q systemdrive \*._mp del /f /s /q systemdrive \*.log d
  3. 所属分类:Shell api

    • 发布日期:2017-03-21
    • 文件大小:142196
    • 提供者:李大龙
  1. SPI2REG.ZIP

    0下载:
  2. SPI interface to register rd/wt interface. Tested and used in project.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3168
    • 提供者:sean
  1. ISAR2

    4下载:
  2. 仿真matlab 的ISAR回波以及用RD算法进行成像-simulation of ISAR echo using matlab, and imaging use RD algorithm
  3. 所属分类:matlab例程

    • 发布日期:2013-01-08
    • 文件大小:1292
    • 提供者:
  1. temperature-sensor-DS18B-

    0下载:
  2. 硬件环境: TFT:PE0-PE15--->DB0-DB15 PD7->CS PD8->RS PD9->WR PD10->RD PD11->RESET DS18B20:DQ-->PD4 功能: 显示开机画面,且环境温度的实时显示-Hardware environment: TFT: PE0-PE15-> DB0-DB15 PD7-> CS PD8-> RS PD9-> WR PD10-> RD P
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-07
    • 文件大小:880821
    • 提供者:荣德国
  1. RSprinciple-introduce

    0下载:
  2. 这篇文章是RS编码浅显易懂的解释,比较适合写代码的人看,要不数学公式太多,看不明白-for RS design, simple enough to RD
  3. 所属分类:Mathimatics-Numerical algorithms

    • 发布日期:2017-04-03
    • 文件大小:923736
    • 提供者:yaoling
  1. stripmapSAR

    0下载:
  2. SAR成像RD算法 点成像matlab程序 并附中文详细注释-SAR imaging method RD coding by matlab and some notes
  3. 所属分类:matlab

    • 发布日期:2017-04-03
    • 文件大小:2290
    • 提供者:
  1. sar

    2下载:
  2. sar图像成像仿真(包括rd算法,cs算法,rdm算法,内含sinc插值法距离徙动校正)。--RD algorithm---- SAR point target simulation results is quite good.
  3. 所属分类:matlab

    • 发布日期:
    • 文件大小:15637
    • 提供者:何秀
  1. SAR

    2下载:
  2. 关于SAR的RD算法,包括距离压缩,距离徙动,方位向压缩,供参考-RD algorithm on SAR range compression, range migration and azimuth compression for reference
  3. 所属分类:Special Effects

    • 发布日期:
    • 文件大小:2739
    • 提供者:Grace He
  1. SAR-simulation

    1下载:
  2. SAR目标成像模拟仿真,包括RD和CS算法,点目标和面目标-SAR target imaging simulation, including the RD and CS algorithm, point targets and surface targets
  3. 所属分类:Special Effects

    • 发布日期:
    • 文件大小:851622
    • 提供者:Grace He
  1. st7735r

    0下载:
  2. TFTLCD 测试 20 PIN的公PIN接口-TFTLCD CS RS WR RD D0~D7
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1771488
    • 提供者:郭永東
  1. Lab17_seq_detect

    1下载:
  2. 一个序列检测器,在时钟的每个下降沿检查数据。当检测到输入序列 din 中出现 1101 或 0110时,输出 flag 为 1,否则输出为 0。 (1)当cs = 1,wr 信号由低变高(上升沿)时,din 上的数据将写入由 addr 所指定的存储单元 (2)当cs = 1,rd = 0时,由 addr 所指定的存储单元的内容将从 dout 的数据线上输出。 -A sequence detector, check the data in each clock falling edge. Wh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1506
    • 提供者:辛璃
  1. 8202-rd-romfile

    0下载:
  2. sphe 8202rd bin file 228 remote ir file
  3. 所属分类:Other Embeded program

    • 发布日期:2017-05-23
    • 文件大小:7680137
    • 提供者:WINDSON
  1. RD-0

    1下载:
  2. 雷达成像RDA正侧视 matlab 我看的是合成孔径雷达成像算法与实现-digital processing of synthetic aperture radar
  3. 所属分类:matlab

    • 发布日期:2017-03-31
    • 文件大小:958
    • 提供者:轻骑
  1. RD_bisar

    0下载:
  2. sar成像RD算法,合成孔径雷达成像频域算法-sar imaging RD algorithm,Synthetic aperture radar imaging, frequency-domain algorithm
  3. 所属分类:Special Effects

    • 发布日期:2017-04-01
    • 文件大小:1127
    • 提供者:
  1. PipelineCPU

    0下载:
  2. 用Verilog HDL语言或VHDL语言来编写,实现多周期CPU设计。能够完成以下二十二条指令。(均不考虑虚拟地址和Cache,并且默认为大端方式): add rd, rs, rt addu rd, rs, rt addi rt, rs, imm addiu rt, rs, imm sub rd, rs, rt subu rd, rs, rt nor rd, rs, rt xori rt, rs, imm clo clz slt rd, rs, rt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:5078835
    • 提供者:徐帆
  1. mulitcpu

    0下载:
  2. 用verilog HDL语言或者VHDL语言来编写,实现多时钟周期CPU的设计。能够完成以下二十二条指定(均不考虑虚拟地址和Cache,并且默认为小端方式): add rd, rs, rt addu rd, rs, rt addi rt, rs, imm addiu rt, rs, imm sub rd, rs, rt subu rd, rs, rt nor rd, rs, rt xori rt, rs, imm clo clz slt rd, rs,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8876750
    • 提供者:徐帆
  1. 091220111singalcpu

    0下载:
  2. 用verilog HDL语言或者VHDL语言来编写,实现单周期CPU的设计。能够完成以下十六条指定: add rd, rs, rt addu rd, rs, rt addi rt, rs, imm addiu rt, rs, imm sub rd, rs, rt subu rd, rs, rt nor rd, rs, rt xori rt, rs, imm clo clz slt rd, rs, rt sltu rd, rs, rt slti
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9529357
    • 提供者:徐帆
« 1 2 ... 11 12 13 14 15 1617 18 19 20 21 ... 26 »
搜珍网 www.dssz.com