搜索资源列表
AD_ID
- ad7175的测试spi通讯是否正常的verilog HDL程序,读取ad7175中的id寄存器值。-ad7175 spi communication test whether the normal verilog HDL program that reads the ad7175 id register values.
3_05_SPI_Wr_Rd
- SPI读写实验,verilog源码,编译通过,有需要的拿去用-SPI source code
nios_ruanhe_spi_3
- 这是我自己写的一个摄像头数据存储SD卡程序,quartus的verilog编写,摄像头采用自己添加的外设接口,数据采用dma采集,SD用的是软件自带的SPI内核以及znFAT的文件系统。帧率我没有测,有兴趣的可以测测,初学者可以参考学习,写的代码有点乱,如果有不懂的可以和联系。-This is what I wrote it myself a camera, SD card data storage program, quartus the verilog write, add their ow
dac8568
- Verilog 语言写的控制 DAC8568 的模块,DAC8568 是SPI接口。-Verilog language used to write the control module DAC8568, DAC8568 is SPI interface.
video_add_program
- 基于verilog语言通过SPI通信实现视频叠加系统 -Video overlay system based on Verilog through SPI
spimaster.tar
- SPI Interface Master Control RTL Verilog Code
spi_boot-rel_3_1_rev_C.tar
- SPI Boot Interface Control RTL Verilog Code
Test_96_Right2
- MCU配合FPGA控制驱动96路电机,其中MCU与FPGA间用SPI通信,本文件为FPGA部分verilog源程序-MCU with FPGA control and drive motors ,where MCU communicate with FPGA using SPI
1-SDRAM
- 串行接口是最简单的一种通信方式,串口通信有两种方式,一种是同步串行,如SPI接口;另一种则是异步串行,即我们所说的UART。这个项目向大家展示了如何使用FPGA来模拟UART收发器。-uart fpga verilog
Receiver
- FPGA SPI串行收发数据全双工程序开发,使用Verilog HDL开发语言-FPGA SPI serial port to send and receive data all double engineering sequence development, using Verilog HDL language development
sd_spi_model.tar
- SD card, SPI mode, Verilog simulation model
SD
- verilog SPI模式下实现SD卡读写-SD card reader to achieve under verilog SPI mode
spi_module
- 使用FPGA编辑Verilog语言来实现控制SPI,完成SPI时序,并在该时序下实现数据的传输和接收。-FPGA and SPI
13_flash_test
- 基于CycloneIV的SPI Flash驱动程序,采用VerilogHDL硬件语言编写,经测试正常.-SPI Flash driver program,use Verilog HDL,successfully tested.
spi_op_core
- verilog的SPI协议实现,欢迎大家下载-verilog of SPI protocol, welcome to download
vspi
- SPI串口的内核实现verilog语言和VHDL语言-The serial peripheral interface spi bus
spi_master
- 使用verilog语言实现FPGA下的SPI的主机模式,波特率为晶振时钟的五分之一,发送稳定-Using verilog language to achieve the SPI under the host mode, the baud rate is one-fifth of the crystal clock, send stable
tinycpufiles
- TinyCPU源码,使用Verilog编写的资源占用极少的CPU。Quartus工程,可跑在Altera MAXII CPLD上,也很方便移植到其他FPGA上。CPU使用200个逻辑单元,外设(SPI,LCD等)使用180个逻辑单元。 内含汇编编译器源码(VC2008),可编译CPU对应的汇编文件。-The sourcecode of TinyCPU, which only consumed very few logical cells, written by Verilog. It is
apb_spi
- Simple SPI interface realization on Verilog HDL with parameterized FIFO and APB interface
spi_flash_controler
- w25q64 spi flash verilog code .use xilinx ise .