CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - timing recovery

搜索资源列表

  1. hdb

    0下载:
  2. 数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中,有些场合可不经过载波调制和解调过程,而对基带信号进行直接传输。采用AMI码的信号交替反转,有可能出现四连零现象,这不利于接收端的定时信号提取。而HDB3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点,而对定时信号的恢复十分有利,并已成为CCITT协会推荐使用的基带传输码型之一。为此,本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。 基于达到达到达到的信号发生器的源程序-Digital baseband
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2925
    • 提供者:成风
  1. lovePet

    0下载:
  2. 软件组成:lovePet.exe(主程序),lovePet.chm(帮助文件),Readme.txt 功能简介: 爱圣,集娱乐,休闲,实用于一身。功能多多,快快下载一试便知!实用功能主要有:文件分割与合并、文件加解密(新增)、控件注册(新增)、显示/恢复桌面(新增)、定时关机(新增)、开机自启动(新增)、显示/隐藏宠物、定制自我情话、暂停情话播放、两岸通--简繁字体互转、窃取星号密码、位图转换为文本、文件隐藏到位图中、发送邮件、光驱管理、系统管理等等。-Software componen
  3. 所属分类:Multimedia program

    • 发布日期:2017-03-30
    • 文件大小:855433
    • 提供者:pengqils
  1. 802.11a

    0下载:
  2. 802.11a的方针,有维特比编译码,较之于结交志-the Matlab/Simulink system, matched filtering, carrier recovery, rehabilitation Timing important module, the better modulation and demodulation system 16Qam understanding
  3. 所属分类:3G develop

    • 发布日期:2017-04-17
    • 文件大小:29558
    • 提供者:machongfei
  1. RecoveryRemoval

    0下载:
  2. 关于FPGA中的timequest timing analyzer中的recovery 和removal的讲解-On the FPGA in timequest timing analyzer in the recovery and removal of the explanation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:65161
    • 提供者:张飞
  1. shuzipaobiao

    0下载:
  2. 设计一个数字跑表,该跑表具有复位,暂停,秒表计时功能,暂停后恢复时,在原来数值基础上继续计数-Design a digital stopwatch, the stopwatch has reset, pause, stop watch timing function, recovery after a pause, continue on the basis of the original value of count
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:896
    • 提供者:白白
  1. BWChess

    0下载:
  2.  基本功能: 1、初始化:建立网络连接,生成棋盘,猜先。 2、行棋过程中,支持回合制行棋,程序判断合法的行棋位置,吃子,统计显示棋子数目,统计行棋时间、判断输赢。 3、支持行棋过程中交流的聊天通道,允许别人旁观。 4、支持悔棋、计时等功能:两人通过网络进行对战时,一方要悔棋时需得到对方的回应(即同意)才能悔棋,超时判负。 5、支持存盘功能,能够将当前已经下完的游戏存盘,往后可以打开复盘。 - basic functions: 1, ini
  3. 所属分类:Java Develop

    • 发布日期:2017-04-09
    • 文件大小:94630
    • 提供者:
  1. qiangdaqi

    1下载:
  2. 本例程为一抢答器;其中主持人操控S12与S13两个按键。选手共六位,分别操控S6--S11中的一个按键。 当主持人按下抢答开始按键S13后,倒计时开始,计时5s。此后最先按下按键的选手号码将显示与数码管上。后来按下的将无显示。若五秒计时结束后,再按下按键也不会显示。若主持人没有按开始键,就有选手抢答,则视为犯规。此时犯规的选手号码将被显示于数码管上(最多显示五位犯规选手 同时,蜂鸣器发出长笛声报警,数码管全亮。而当主持人按下清零键S12后,一切状态均恢复,可以开始新一轮的抢答。-This rou
  3. 所属分类:SCM

    • 发布日期:2016-12-18
    • 文件大小:17408
    • 提供者:崔海波
  1. zhen1

    0下载:
  2. 本文设计的数字分接器是由帧同步提取模块、位同步提取模块、帧同步移位和时序信号恢复模块、分路器模块、串/并转换电路模块五部分组成-Digital tapping machine is designed in this paper by the frame synchronization extraction module, a synchronous extraction module, the displacement of frame synchronization and timing si
  3. 所属分类:software engineering

    • 发布日期:2017-03-27
    • 文件大小:524423
    • 提供者:訚鹏
« 1 2 3 4»
搜珍网 www.dssz.com