搜索资源列表
UART
- FPGA实现串口的收发,可以改波特率。Verilog HDL语言-FPGA Verilog HDL
uartverilog
- 自动收发的verilog编写的uart串口程序-Automatically send and receive serial uart verilog written procedures
EP1C3-uart_1_verilog
- EP1C3-uart_1_verilog,程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位,8个数据位,1个结束位。 串口的波特律由程序中定义的div_par参数决定,更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x145,对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通 信同步.-EP1C3-uart 1 verilog, implements a program
1-SDRAM
- 串行接口是最简单的一种通信方式,串口通信有两种方式,一种是同步串行,如SPI接口;另一种则是异步串行,即我们所说的UART。这个项目向大家展示了如何使用FPGA来模拟UART收发器。-uart fpga verilog
uart
- verilog 编写的FPGA串口报文收发程序,带奇偶校验位,并含有DS18B20温度传感器驱动程序,可以自行设置波特率.-verilog prepared by the FPGA serial transceiver procedures packets with parity, and contains a temperature sensor DS18B20 driver, you can set the baud rate yourself.
zsy_422_20160911_backup
- RS422协议芯片OX16C950底层驱动程序,Verilog语言编写,Quartus ii 15.0开发,可实现数据收发,用串口调试助手可以观察。-RS422 protocol chip OX16C950 low-level driver, Verilog language, Quartus ii 15.0 development, can achieve data transceiver, with the serial debugging assistant can be observed
18.UART
- 使用verilog语言实现FPGA上的串口程序编写,可实现9600波特率下的收发功能,且占用逻辑单元较少-The use of verilog language FPGA on the serial program to achieve, can achieve 9600 baud rate transceiver function, and occupy less logical unit