搜索资源列表
edaDesign
- 电子电路分析与设计(EDA软件应用二)MAX+plusII应用 第一章 GW48 EDA系统使用说明 第二章 原理图输入设计方法 第三章 VHDL设计初步 第四章 实验-Electronic Circuit Analysis and Design (EDA software application 2) MAX+ plusII Chapter GW48 EDA application system for use Chapter schematic design VHDL des
congxianchaoshengshujucaiji
- 在研究超声检测技术以及高频信号采集和处理技术发展趋势和PCI总线的特点基 础上,提出了一种基于PCI总线的超声数据采集卡的实现方案。在硬件方面,系统由模 数转换模块、数据缓冲模块、接口模块和逻辑控制模块等四个功能模块构成,着重研究 了接口芯片PCI9052的数据传输方式,采用原理图+VHDL的方法设计了板卡的内部控 制逻辑和数据缓冲模块,并进行了相关的时序仿真和逻辑验证。-Ultrasonic testing in research and high-frequency sign
EDA
- 基于EDA技术的八路智力抢答器的设计,原理图和VHDL程序-based on EDA technology, intellectual Responderbased on EDA technology, intellectual answering device design, process schematics and VHDL
GM
- 多路信号复用的基带发信系统的设计与建模 按照要求对选定的设计题目进行逻辑分析,画出实现电路原理图,设计出各模块电路的逻辑功能,编写VHDL语言程序,上机调试、仿真,记录实验结果波形,对实验结果进行分析;-Multiple baseband signals sent reuse system design and modeling in accordance with the requirements of the selected design topics logical analysis
Miller
- 课程设计、原理图、编译码VHDL语言描述-Curriculum design, schematics, VHDL language to describe the encoding and decoding
cangyongEDAgjzn
- 4.1 Altera MAX+plusⅡ操作指南 4.1.1 MAX+plusⅡ10.2的安装 4.1.2 MAX+plusⅡ开发系统设计入门 4.2 Xilinx ISE Series的使用 4.2.1 ISE的安装 4.2.2 ISE工程设计流程 4.2.3 VHDL设计操作指南 4.2.4 ISE综合使用实例 4.3 Lattice ispDesignEXPERT的使用 4.3.1 ispDesignEXPERT的安装 4.3.2 原理图输入方式设计
ProtelDXP
- PROTEL工具,强大的EDA设计工具,提供原理图PCB VHDL等项目设计能力-SCH PCB
The.design.of.the.voting.machine
- 表决器的设计 设计一个三人的表决器,其中有二人以上同意则投票通过。演示结合实验箱上A区、J区的LED及按键。工作过程如下:带锁的按键按下时,按键上的灯亮表示投票同意;按键松开时,灯熄灭表示投票反对;SW1-SW3这三个按键是3人的投票键,L1灯亮表示投票通过,且蜂鸣器响;L1灯熄灭表示投票未通过,且蜂鸣器不响。利用原理图和VHDL编程相结合的方法来实现-The design of the voting machine
FPGA
- FPGA交通灯说明: 1. 本程序使用VHDL加原理图方式设计而成。 2. 实验时,使用Quartus II软件完成了工程管理与下载验证,使用max+plus II软件进行了功能仿真。 3. 由于实验当时对原理图文件缺乏足够的认识,导致原原理图以及仿真输出文件已经丢失。现在的工程 RTL视图以及仿真输出波形均是在Quartus II软件下得到的。-FPGA traffic lights shows:1procedures for the use of the VHDL sch
CPLD-Three-voting
- CPLD/FPGA 设计实例手册 用VHDL语言设计三人表决器 用原理图输入的方式设计三人表决器 用verilog-HDL语言设计三人表决器-CPLD/FPGA design example manual Three of the voting machine VHDL language Schematic design of a three-member voting Verilog-HDL language design three-member voti
EDA
- 基于 CPLD/FPGA用原理图和VHDL语言混合设计实现了一多功能通用分频器。-CPLD/FPGA-based mixed schematic and VHDL language design and implementation of a multi-function universal divider.
CNT999
- 使用VHDL设计999加法计数器,并使用扫描译码电路将数字显示在数码管上。顶层设计使用的原理图-Design using VHDL adder 999 counters, and use the digital scan decode circuit in the digital tube display. Schematic top-level design using
adder
- 全加器:Powerpoint课件示例支持,典型组合逻辑原理图输入设计-full adder design with VHDL
mux21
- 二选一多路选择器的设计压缩包, 采用原理图方式和VHDL方式,quartusII 软件设计, 包含各种设计文件及目标下载文件.-mux21 design package, adopts the principle diagram method and VHDL, quartusII design software, download file contains all kinds of design documents and target.
VHD-L-QUARTUS--Counter
- 基于QUARTUS软件的VHDL语言开发,文件中含有VHDL语言设计的分频器,加法减法计数器,并生成有原理图,只要有QUARTUS软件即可仿真运行。-VHDL QUARTUS Counter
FPGA_AND_ASIC
- 首先要知道自己在干什么?数字电路(fpga/asic)设计就是逻辑电路的实现,这样子说太窄了,因为asic还有不少是模拟的,呵呵。我们这里只讨论数字电路设计。实际上就是如何把我们从课堂上学到的逻辑电路使用原理图(很少有人用这个拉),或者硬件描述语言(Verilog/VHDL)来实现,或许你觉得这太简单了,其实再复杂的设计也就是用逻辑门电路搭起来的。你学习逻辑电路的时候或许会为卡拉图,触发器状态推倒公式而感到迷惑,但是其实有一点可以放心的是,实际设计中只要求你懂得接口时序和功能就可以了,用不着那么
HDB3
- 按照要求对“数字基带信号HDB3译码器设计与建模”进行逻辑分析,了解HDB3译码器译码原理,了解各模块电路的逻辑功能,设计通信系统框图,画出实现电路原理图,编写VHDL语言程序,上机调试、仿真,记录实验结果波形,对实验结果进行分析。(In accordance with the requirements of the logical analysis of the design and modeling of the digital baseband signal HDB3 decoder, H