搜索资源列表
Chapter1-5
- 第一章到第五章的代码 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例
Chapter11-13
- 第十一章到第十三章的代码 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个
ks_tree
- 树形加法器 非常实用 进过测试可以达到很高的频率 可直接应用于乘法器电路-ks_tree
Multiplier
- 基于VHDL语言，实现串并乘法器设计主程序-Based on the VHDL language, to achieve the main program string and Multiplier Design
ff_mul
- 源码伟 伽勒华域乘法器的verilog代码，经过验证-Source-wei Galle Chinese domain multiplier verilog code, a proven
Multiplier
- 乘法器用werlg做的，大家看一下，有不对的地反，欢迎指正。-chengfaqi
lab_text
- EDA考试的五种题目编程，其中包括五人表决器，抢答器，乘法器，自动售货机等， 编译环境为ISE，程序语言VHDL-eda text ise vhdl
chengfaqi
- 乘法器,实现了乘法和除法的功能,能够进行32位的运算-Multiplier to achieve the functions of multiplication and division to carry out 32-bit computing
shuzi4
- 四位数字乘法器，在quartus8.0下仿真时序图 -mult4
multi
- 完整版的乘法器.相信对初学者有不小的提高-The full version of the multiplier. I believe there is not a small improvement for beginners
multi8
- 8位乘法器-multi8
rtl
- 基于脉动结构的有限域乘法器，verilog代码-Based on the pulse of the structure of finite field multipliers, verilog code
eda1
- 十进制的乘法器的ＭＡＸＰＬＵＳＳ编译； 有原理图，简单易懂-Decimal multiplier MAXPLUSS compilation a schematic diagram, simple and easy to understand
FIR_csd_mul
- 采用CSD编码的常系数乘法器的FIR滤波器的设计。-CSD-coded using constant coefficient multipliers of the FIR filter design.
chengfa-verilog
- booth乘法器verilog代码.利用移位和加法来实现乘法-verilog
add_tree_mult
- ＦＰＧＡ的ｖｒｉｌｏｇ ＨＤＬ代码，树型乘法器-FPGA-vrilog HDL code, tree multiplier
booth_mult
- ＦＰＧＡ的ｖｒｉｌｏｇ ＨＤＬ代码，布尔乘法器-FPGA-vrilog HDL code, the Boolean multiplier
songer
- 根据给出的乘法器逻辑原理图及其各模块的VHDL描述，学习利用数控分频器设计硬件乐曲演奏电路-According to the logic given multiplier module schematic and its VHDL descr iption, learning to use the numerical design of the hardware musical performances divider circuit
fourkindmultiply
- 给出了几种常用乘法器的设计代码 ，读者通过比较可以得出乘法器的设计方法-Given the design of several common multiplier code, the reader can be drawn by comparing the design method of multipliers
32bitBoothmultiplier
- 32位布思乘法器VHDL实现，2个32位数相乘-32-bit Booth multiplier VHDL implementation, two 32-digit multiplication