CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 位左移

搜索资源列表

  1. vb位操作函数

    0下载:
  2. 在vb中对字节变量进行位操作的函数。包括左移、右移、置位、复位、位判断操作。-in vb to byte variable-bit operations functions. Including the left, the death, at home, reset, judgment-operation.
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:1.55kb
    • 提供者:胡金辉
  1. Projectjohu123006

    1下载:
  2. crc任意位生成多项式 任意位运算 自适应算法 循环冗余校验码(CRC,Cyclic Redundancy Code)是采用多项式的 编码方式,这种方法把要发送的数据看成是一个多项式的系数 ,数据为bn-1bn-2…b1b0 (其中为0或1),则其对应的多项式为: bn-1Xn-1+bn-2Xn-2+…+b1X+b0 例如:数据“10010101”可以写为多项式 X7+X4+X2+1。 循环冗余校验CRC 循环冗余校验方法的原理如下:
  3. 所属分类:数据结构常用算法

    • 发布日期:2008-10-13
    • 文件大小:449.4kb
    • 提供者:johu
  1. crc2345

    1下载:
  2. crc任意位生成多项式 任意位运算 自适应算法 循环冗余校验码(CRC,Cyclic Redundancy Code)是采用多项式的 编码方式,这种方法把要发送的数据看成是一个多项式的系数 ,数据为bn-1bn-2…b1b0 (其中为0或1),则其对应的多项式为: bn-1Xn-1+bn-2Xn-2+…+b1X+b0 例如:数据“10010101”可以写为多项式 X7+X4+X2+1。 循环冗余校验CRC 循环冗余校验方法的原理如下: (1) 设要发送的数据对应的多项式为P(x)。 (2) 发送
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:1.61kb
    • 提供者:yzs
  1. haffman

    0下载:
  2. 在Jpeg中Huffman采用的是范式Huffman编码。经过查相关资料有两种不同说法,请高手指点。谢谢! 1、构造范式 Huffman 编码的方法大致是: 分别统计从最大编码长度 maxlength 到 1 的每个长度对应了多少个符号。根据这一信息从 maxlength 个 0 开始以递增顺序为每个符号分配编码。例如,编码长度为 5 的符号有 4 个,长度为 3 的有 1 个,长度为 2 的有 3 个,则分配的编码依次为: 00000 00001 00010 00011
  3. 所属分类:压缩解压

    • 发布日期:2008-10-13
    • 文件大小:8.31kb
    • 提供者:gaorui
  1. 20040511101

    0下载:
  2. 从表面上看,保护模式和实模式并没有太大的区别,二者都使用了内存段、中断和设备驱动来处理硬件,但二者有很多不同之处。我们知道,在实模式中内存被划分成段,每个段的大小为64KB,而这样的段地址可以用16位来表示。内存段的处理是通过和段寄存器相关联的内部机制来处理的,这些段寄存器(CS、DS、 SS和ES)的内容形成了物理地址的一部分。具体来说,最终的物理地址是由16位的段地址和16位的段内偏移地址组成的。用公式表示为:物理地址=左移4位的段地址+偏移地址。-On the surface, prote
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:126.74kb
    • 提供者:zlhhlz
  1. 在六个数码管滚动显示自己的学号(六位)

    0下载:
  2. 在六个数码管滚动显示自己的学号(六位),每隔一定时间循环移位一次,学号为奇数则左移,学号为偶数则右移。间隔时间可由开关选择1秒,2秒,3秒和4秒。-In the six LED scrolling display their student number (six), rotate once every certain period of time, learning number is odd, then the left, student number is even, then the r
  3. 所属分类:VHDL编程

    • 发布日期:2016-01-25
    • 文件大小:365kb
    • 提供者:
  1. left_shift_register

    0下载:
  2. 用EDA实现的一个带有同步并行预置功能的8位左移移位寄存器-With the EDA to achieve a preset function in parallel with synchronous 8-bit left shift register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:143.93kb
    • 提供者:哈哈
  1. c51

    0下载:
  2. 单片机实现循环显示 先一位一位左移,全满后熄灭,右移-MCU cycles show the first one a left, filled out later, shifted to the right
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:913byte
    • 提供者:liuming
  1. bit

    0下载:
  2. 实现字符串按照位左移右移的代码,使用类的方式描述,虽然下载看来有点二,但是还算是凑合的程序。-In accordance with the left shift right shift to achieve a string of code, use the class descr iption, although the download seems a bit 2, but is fairly makeshift procedures.
  3. 所属分类:Other systems

    • 发布日期:2017-04-10
    • 文件大小:1.31kb
    • 提供者:sky
  1. daima

    0下载:
  2. 带有同步并行预置功能的8位左移移位寄存器-Preset function in parallel with synchronous 8-bit left shift register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:189.28kb
    • 提供者:张敏
  1. an-8-bit-left-shift-register

    1下载:
  2. 使用VHDL语言设计一个8 位左移移位寄存器。并给出了仿真波形。-Using VHDL to design an 8-bit left shift register. And simulation waveforms.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-25
    • 文件大小:2kb
    • 提供者:clementkv
  1. CALC.rar

    0下载:
  2. 数学表达式计算命令,By Lxl1638 使用方法: Calculator.EXE {代数表达式}#小数位数(默认6位最多16位) 支持的运算符号: 加"+"、减"-"、乘"*"、除"/"、幂"^"、或"|"、与"&"和括号解释 支持的数学常数: e 表示欧拉常数, pi 表示圆周率π 支持的数学函数: 共计32个
  3. 所属分类:数值算法/人工智能

    • 发布日期:2013-02-20
    • 文件大小:8.41kb
    • 提供者:lxl1638
  1. 11

    0下载:
  2. 广告流水灯程序 ORG 00H MOV P2,#80H START:MOV A,#0FFH 赋初值 CLR C MOV R2,#8 LOOP:RRC A 带进位右移 MOV P1,A CALL DELAY DJNZ R2,LOOP MOV R2,#7 LOOP1:RLC A 带进位左移 MOV P1,A CALL DELAY DJNZ R2,LOOP1 JMP START DELAY:MOV R3,#20
  3. 所属分类:assembly language

    • 发布日期:
    • 文件大小:1.88kb
    • 提供者:yoauni
  1. EDA

    0下载:
  2. 1.八进制计数器 2.八位右移寄存器 3.八位右移寄存器(并行输入串行输出) 4.半加 5.半加器 6.半减器 7.两数比较器 8.三数比较器 9.D触发器 10.T触发器 11.JK1触发器 12.JK触发器 13.三位全加器 14.SR触发器 15.T1触发器 16.三太门 17.有D触发器构成的6位2进制计数器 18.带同步置数的7进制减法计数器(6位右移寄存器) 19.二十四进制双向计数器 20.二选一 21
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-21
    • 文件大小:4.05kb
    • 提供者:wanghao
  1. bit100

    0下载:
  2. 实现字符串按照位左移右移的代码,使用类的方式描述,虽然下载看来有点二,但是还算是凑合的程序。-In accordance with the left shift right shift to achieve a string of code, use the class descr iption, although the download seems a bit 2, but is fairly makeshift procedures.
  3. 所属分类:Communication

    • 发布日期:2017-04-12
    • 文件大小:1.35kb
    • 提供者:tui2771297
  1. 8-8位LED左移

    0下载:
  2. 8-8位LED左移(8-8 bit LED left shift)
  3. 所属分类:其他

    • 发布日期:2017-12-31
    • 文件大小:7kb
    • 提供者:5lr51lnh
  1. 8-8位LED左移

    0下载:
  2. 学习单片机开发小程序,实验效果:8为LED左移,开发环境keil(Learning microprocessors to develop small programs, experimental results: 8 for LED left shift, development environment KEIL)
  3. 所属分类:单片机开发

    • 发布日期:2018-04-21
    • 文件大小:7kb
    • 提供者:Tony1111
  1. 1-6利用C51库函数调用做左移一位流水灯

    0下载:
  2. 1-6利用C51库函数调用做左移一位流水灯(Flow lamp)
  3. 所属分类:其他

    • 发布日期:2018-04-22
    • 文件大小:6kb
    • 提供者:a文
  1. 现有16位寄存器。初始值为0

    1下载:
  2. 现有16位寄存器。初始值为0。每个时钟周期寄存器的值会左移1位,并且将输入的数据data_in作为寄存器的最低位,寄存器原来的最高位将被丢弃。要求每个周期实时输出该16位寄存器对7求余的余数data_out[20]。(Existing 16 bit register. The initial value is 0. The value of each clock cycle register will shift 1 bit to the left, and the input data wil
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2021-04-13
    • 文件大小:447kb
    • 提供者:echokiii
  1. 加减计算器

    1下载:
  2. (1) 加减数和被加减数的输入位数为1-4位; (2) 相加结果显示要考虑进位的输出显示(即5位输出); (3) 注意对“0”—“9”、“+”、“=”以外按键输入的处理; (4) 注意对相加结果进行十进制处理; (5) 输入加数和被加数时,显示器上显示的数字要像平时用的计算器输入一样,即:每输入一个数字,原来显示的数字要往左移; (6) 可以完成累加功能。((1) The input digits of the additions and subtractions and the ad
  3. 所属分类:其他

    • 发布日期:2020-07-01
    • 文件大小:4kb
    • 提供者:krkr
« 12 3 4 5 6 7 »
搜珍网 www.dssz.com