搜索资源列表
floating-point-adder1
- 基于VHDL语言的32位单精度的浮点加法器-floating point adder based on VHDL
Common_adder_verilog_design
- 上传文件为:常用加法器verilog设计.rar-Upload files as follows: common adder verilog design. Rar
adder
- verilog 加法器设计 在modelsim下方针-verilog adder
VHDL02
- 加法器和全加器参考程序,由VHDL代码编写。初学者可以看一看。内容无毒,下载请杀毒使用。-Adder reference procedures, prepared by the VHDL code. Beginners can take a look at. Content-free, download antivirus, please use.
alu
- 加法器FPGA 实现,精简,快速,高效,有仿真文件-adder base on FPGA ,verilog HDL
floating_point_adder
- 该代码描述了一个浮点加法器的功能,浮点格式采用IEEE标准-The code describes a floating-point adder function, the use of IEEE standard floating-point format
Paralleladder
- 并行加法器VHDL代码,可实现五位加法运算-VHDL code parallel adder
Serialadder
- VHDL语言串行加法器 可以实现五位加法运算-Serial adder five addition operations can be achieved
two_d_dct_serial
- 二维DCT变换,采用查找表的方法实现算法,分别通过列变换,再通过行变换,通过加法器乘法器以及流水线技术得出更快的结果!-two-dimention DCTtransform,the algorithm was implemented by look up table,via row trasforming and colum trasforming respectively
67506232
- 8位加法器的原代码,主要内容下载看了就知道-8-bit adder of the original code, the main contents of Download read on to know
jiafaqi
- Verilog 16位超前进位加法器源码-Verilog 16 bit CLA source
adder4
- 四位加法器,适合初学者学习使用,包括实验要求,四位加法器程序代码,QuartusII功能仿真后的波形图。-Four adder, suitable for beginners learning to use, including the experimental requirements, the four code adder, QuartusII functional simulation of the wave after.
PLUS
- MFC实现加法器,优化了界面,可实现大数运算,并且有初始设定-MFC achieve plus device
VHDL100
- VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数-VHDL
add
- 采用VHDL语言写的ADD加法器,并有原理图式-VHDL language used to write the adder ADD and the principle of schema
adder_2
- 这是一个加法器模块,实现用户所需要的加法功能-This is an adder module, the user needed to achieve additive function
Adder_Verilog
- 对于Verilog初学者非常实用的代码,帮助了解许多常用的加法器-Very useful for beginners Verilog code to help understand the many commonly used adder
adder16b
- 潘松那本书上用vhdl语言描述的16位并入并处加法器-Pan book vhdl language used to describe the 16-bit adder into his
traffic_lights
- Verilog语言3个程序,包括4位二进制的BCD码加法器,ALU位片,交通信号灯。既有源码也有word文档说明。-Verilog language three procedures, including 4-bit binary code of the BCD adder, ALU-bit chip, traffic lights. Only source documents that have word.
dds_first
- 用vhdl语言,通过加法器和寄存器实现fpga的dds功能-Using vhdl language, and register through the adder to achieve the fpga functional dds