搜索资源列表
asp报表设计源代码
- Cell插件基于Xml技术实现客户端与服务器端数据交换的ASP源代码。需要安装用友华表软件技术有限公司的Cell插件后才能正常观看，请先下载Cell插件。 Cell网站： http://www.cellsoft.cc/Cell/index.asp cell插件下载地址： http://www.cellsoft.cc/cell/down_list.asp 产品概述： Cell 插件用于开发B/S结构程序，使用Asp, Asp.net, Jsp, Vbscr ipt, Javascr i
会话通信程序1
- 该实例完成一个服务器端和客户端简单的会话通信过程.要求主机上安装TCP/IP协议,并设定IP.服务器端和客户端使用同一台主机的不同端口号,服务器端使用的端口号为2000,客户端使用的端口号为3000. 服务器端程序先运行,首先初始化Winsock,然后创建套接字,在2000端口上进行绑定,接着在2000端口进行侦听,并进入等待状态.客户端后运行,同样首先初始化winsock,然后创建套接字,接着尝试和服务器端的连接.连接一旦建立,就可以在服务器端和客户端之间进行通信.客户端提示输入一个数字,比如
anjian
- 按键输入模块（key）： --可编程延时发生器（数字同步机）的前端输入模块：0－9十个数字键按键输入模块原型 --前端模块：消抖 --对i0－i9十个输入端的两点要求： --（1）输入端要保证一段时间的稳定高电平 --（2）不能同时按下两个或多于两个的键 --后级模块：1、编码；2、可变模计数器 --编码模块：8线－4线（0－8 BCD码） --可变模计数器模块：以编码模块输出的32位BCD码为模值-button input module (key) : -- p
脉冲记时CPLD
- 工作原理： 脉冲输入，记录30个脉冲的间隔时间（总时间），LED显示出来，牵涉到数码管的轮流点亮，以及LED的码。输入端口一定要用个 74LS14整一下，图上没有。数码管使用共阴数码管。MAXPLUS编译。 测试时将光电门的信号端一块连接到J2口的第三管脚，同时第一管脚为地，应该与光电门的地连接（共地）。 开始测试： 按下按键，应该可以见到LED被点亮，指示可以开始转动转动惯量盘，等遮光片遮挡30次光电门后， LED熄灭，数码管有数字显示，此为时间值，单位为秒，与智
dsnonoise
- 直接序列扩频系统是在发端直接用具有高码率的扩频编码去扩展信号的频谱，而在收端用相同的扩频编码进行解扩使扩频信号还原为原始信号的一种扩频方式。直接序列系统中用的编码序列通常是伪随机序列或叫伪噪声（PN）码。要传送的信息经数字化后变成二元数字序列，它和伪随机序列模二相加(或相乘)后变成复合码去调制载波。在直接序列系统中通常对载波进行二进制相移键控调制(BPSK)。当扩频调制后由天线发射出去，在接收机中要有一个和发射机中的伪随机码同步的本地码，对接收信号进行解扩，解扩后的信号送到解调器取出传送的信息-
special_dvb_s_factors
- 接触TS和数字电视的人都知道，在测试demux或者demod或者后端解码的过程中，需要了解TS很多特殊的参数，例如：什么叫伴音，如何找到多重伴音等等，在这里列举了很多特殊的信号参数，让人大开眼界（转载）
ic数字后端流程
- 集成电路后端设计流程讲解
2011年电子设计大赛e题《简易数字信号传输分析仪》
- 2011年电子设计大赛e题《简易数字信号传输分析仪》verilog源代码，实现后端采样同步时钟-E Electronic Design Contest 2011 problem " simple digital signal transmission analyzer" verilog source code sample to achieve the back-end clock synchronization
ICC-RM_B-2008.09-SP1
- ICC数字后端综合脚本，包括配置及布局、布线，时钟树综合-ICC scr ipt
ask100
- 时钟同步模块：通过时钟同步模块，将模拟前端提取的时钟信号和数据进行同步，使得数字后端可以正确读取数据。-Clock synchronization module: The clock synchronization module, the analog front-end of the clock signal extraction and data synchronization, making the number of back-end data can be read correctly
WENKONGXIANG
- 此系统由PIC单片机作为控制核心。系统包括AD采样，PID控制，，构成闭环系统,高精度AD转换器将后端输出的电压电流信号由模拟信号量变为数字量供给单片机进行数字PlD运算 -This system consists of a PIC microcontroller as control core. System including AD sampling, PID control, a closed loop system, high precision, AD at output afte
astro
- Astro数字后端综合学习资料，资料非常详细，包括数字后端设置、布局、布线-Astro
ICC_scripts_official_flow
- 数字芯片设计后端 synopsys icc工具的官方流程脚本-scr ipts of official flow for IC compiler digital back-end design
Timing_Constraints_and_Optimization
- SYSNOSYS公司给的关于数字后端时序分析的资料，对于学习数字设计有非常大的帮助，讲得非常全面-SYSNOSYS company gives back timing analysis on digital information, for learning digital design has a very big help, speak very comprehensive
icc_operation
- 数字后端工具icc的常用脚本命令，详情见压缩包-some scr ipts of icc
code
- 数字脉冲检测序列设计与实现，利用verilog语言进行编码与设计，实现脉冲检测，并进行后端设计。-Digital pulse detection sequence design and implementation, use verilog language coding and design, implementation pulse detection, and back-end design.
CTS
- 经典的数字后端时钟树综合教程，很适合学习后端的同学看，介绍很详细。很难找到的。-Classic digital back-end clock tree, integrative, very suitable for the students after learning, is introduced in detail.
93317442ICC_scripts_official_flow
- 基于icc数字后端设计，分享给大家，谢谢大家，了(ICC scr ipting Reference)
批阅 中国后端第一书——数字集成电路物理设计
- 中国数字后端较为稀少的资料之一，普及基础的数字后端知识(One of the more sparse data sources in China's digital backend is the popularization of digital back-end knowledge)
6623
- ITE6623单片机驱动和文档，HDMI 1.4A 2:1 3D收发器与音频输入/输出 的it6623与双端口HDMI 1.4A的接收器和发射器HDMI 1.4A HDMI1.4a单端口收发器，可以提取音频信号到外部音频处理器，将处理后的音频信号为it6623更新音频比特流相结合的视频比特流的新AV的比特流，然后输出到HDMI接收器通过it6623发射机。it6623完全兼容HDMI 1.3，HDMI 1.4a与3D和HDCP 1.4兼容，同时向后兼容DVI 1规范，其深颜色的能力（36位）保证