搜索资源列表
四位十进制数字频率计2
- 数字电路设计——四位十进制数字频率计-digital circuit design -- four decimal digits Cymometer
数字频率计实验报告
- 课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL / VHDL-curriculum design and FPGA design to achieve a digital frequency meter,
基于at89c51的数字频率计
- 单片机课程设计 基于at89c51的数字频率计
sj.rar
- 基于单片机的数字频率计设计，定时器T0完成定时功能，T1采用计数功能,MCU-based design of digital frequency meter, timer T0 timing finish, T1 using count function
dengjingdu.rar
- 根据第三届（1997年）全国大学生电子设计竞赛题目：简易数字频率计，完全用FPGA芯片做的一个等精度数字频率计。,According to the third (1997) National Undergraduate Electronic Design Contest Topic: simple digital frequency meter, complete with a FPGA chip, such as doing precision digital frequency meter.
51SCMdigitalfrequency
- 数字频率计的设计与仿真。含有源代码与protues仿真。-Digital frequency meter design and simulation. Contains the source code and protues simulation.
pinlvji
- 基于89c51单片机的数字频率计，汇编语言，本人课程设计题目，完全原创，可以实现哦！-Based on the 89C51 single-chip Digital Cymometer, assembly language, I curriculum design topics, completely original, you can achieve, oh!
mydesign
- FPGA实现简易数字频率计设计。自己设计，绝对原创-FPGA realization of simple digital frequency meter design. Their own design, an absolute original
RLC
- 本文所设计的系统是基于AT89C52单片机控制的简易RLC测试仪。为了充分利用单片机的运算和控制功能，方便的实现测量。把参数R、L、C转换成频率信号f，然后用单片机计数后再运算求出R、L、C的值，并送显示。 转换的原理分别是RC振荡电路和电容三点式振荡电路。为了比较准确的测试而频率的计数则是利用等精度数字频率计完成。然后再将结果送单片机运算，并在LED显示器上显示所测得的数值。通过一系列的系统调试，本测试仪到达了测试标准。经过测试， -In this paper, the system d
eda
- 基于EDA技术设计4位十进制数字频率计的系统方案-Based on EDA technology design four decimal system solutions Cymometer
eda
- 课程设计要求设计并用FPGA实现一个数字频率计,功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的-Curriculum design to design and FPGA implementation of a digital frequency meter, function: frequency meter. With four shows that will automatically count 7 the results of the metric sys
plj
- 设计数字频率计的程序及实验报告，可直接仿照本程序进行设计-Designed Digital Cymometer procedures and experimental reports, can be directly modeled on the process design
plj
- 数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内，记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+plusⅡ作为开发工具,设计了基于FPGA的8位十进制频率计,并下载到在系统可编程实验板的EPF10K20TC144-4器件中测试实现了其功能。-Digital frequency meter is a kind of cyclical changes in the signal used to tes
FPGA
- 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序-FPGA-based design of digital frequency meter 11, the use of VHDL hardware descr iption language design, and EDA (electronic design automation) tools with
23825748digital_number
- 数字频率计课程设计报告 可能不是很好，本人能力有限，-Digital Cymometer curriculum design report may not be very good, I limited capacity
system
- 基于vhdl的简易数字频率计设计，已经经过调试，可直接使用-Vhdl based on a simple digital frequency meter design, have been debugging, can be directly used
zidongpinlv
- 4位自动换挡数字频率计设计 1、 由一个4位十进制数码管（含小数点）显示结果； 2、 测量范围为1Hz~9999KHz； 3、 能自动根据7位十进制的结果，自动选择有效数据的高4位进行动态显示（即量程自动转换），小数点表示是千位，即KHz； 4、 为检测设计正确与否，应将时钟通过PLL和手控分频器产生宽范围的多个频率来测试自动换档频率计功能。 -4 automatic transmission design a digital frequency meter, by a 4
shuzipingluji
- 基于EDA技术的数字频率计设计论文 我的毕设论文-The frequency meter EDA design thesis
Verilog-数字频率计
- verilog数字频率计设计,内容挺详细(Verilog Frequence Measure)
plj
- 使用vhdl语言原件例化设计数字频率计，并用6位7段数码管计数。模块包括：十进制计数器，6位10进制计数器，Reg24 锁存器、Fp 分频器、Ctrl 频率控制器、Disp 动态显示。(The digital frequency meter is designed by using VHDL language as an example and counted by 6-bit 7-segment digital tube. Modules include: decimal counter, 6