搜索资源列表
vhdl
- 一些较为经典的VHDL代码,专注于信号分析与检测方面
BLAST_QR1.rar
- MIMO系统采用QR检测算法的MATLAT仿真程序,mimo qr
vhdl
- 用状态机检测1001序列的vhdl代码 1001 sequence detection using the state machine vhdl code-1001 sequence detection using the state machine vhdl code
ecgdata.rar
- 心电信号QRS波的检测，利用小波方法和其他方法,ECG QRS wave detection, the use of wavelet methods and other methods
eyefind
- 眼睛检测，有助于帮助检测眼睛定位的代码，眼睛定位-Eye detection, eye detection help positioning code, eye positioning
mimo_dectection
- mimo检测算法的FPGA实现，包括最小迫零检测算法和ML检测算法，已在ISE上仿真通过-mimo detection algorithm for FPGA implementation, including the smallest zero forcing detection algorithm and ML detection algorithm has been simulated by ISE on
SDH_module
- SDH帧同步头的检测，并提取其中的语音信息的模块设计-SDH frame sync detection, and extract audio information module design
syndetect
- 帧同步检测，verilog代码 是同步保护的经典范例-frame detection, verilog code
up_buhuo
- 这是一个VERILOG接收端捕获模块，扩频码32倍，可以检测到相关峰-This is a VERILOG receiver capture module ,the spreader is 32,it can test the correlation peak
Frame_Detection
- 802.11a帧检测源码，包括帧同步，书上光盘带的源码。-802.11a frame detection source, including frame synchronization, books, CD-ROM with source code.
sequence_inspector
- 序列检测器可用于检测一组或多组二进制码组成的脉冲序列信号，这在数字通信领域中有广泛的应用。当序列检测器连续收到一组二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到连续的检测中收到每一位都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。并附有测试程序-Sequence detector can be used to detect one or
videofpga
- 利用FPGA进行运动检测的论文，思想不错，可以借鉴-Motion Detection using FPGA for the papers, thinking well, can learn from
edge
- 图像处理中边缘检测的VHDL源代码,所用的算法是garbor变换-Image processing edge detection of VHDL source code, the algorithms used are garbor transform
VHDL
- DEMO2 数码管扫描显示电路/DEMO4 计数时钟 DEMO5 键盘扫描设计/DEMO6 波形发生器/DEMO7 用DAC实现电压信号检测/DEMO8 ADC电压测量/DEMO9 液晶驱动电路设计-DEMO2 digital tube display circuit scan/DEMO4 count clock scan design DEMO5 keyboard/DEMO6 Waveform Generator/DEMO7 implementation by DAC voltage si
jianceqi
- 这是一个用VHDL编写的序列检测器，可以检测五位一下任意片段的序列-This is a work written in VHDL sequence of detectors can detect any fragment sequence of about 5
EDA3add
- 序列信号发生器与检测器设计：用状态机设计实现串行序列检测器的设计，先设计（可用原理图输入法）序列信号发生器产生序列：0111010011011010；再设计检测器，若检测到串行序列11010则输出为“1”，否则输出为“0”，并对其进行仿真和硬件测试。-Sequence signal generator and detector design: The Design and Implementation of a serial sequence of state machine design of
VHDL
- 序列检测器设计VHDL源程序 任意输入串行数据串-VHDL source code sequence detector design arbitrary string of serial data input
serial_check
- 本实验需要实现一个序列检测器，用来检测输入的串行位流是否和程序设定的位串相一致，若一致则在验证波形的出现一个高电位来表示。本实验需要验证的位串是“101011”。-In this study, need to implement a sequence detector, to detect whether the input serial bit stream and procedures consistent set of bit strings, if the same occurs in
用VHDL设计移位寄存器
- 实现序列检测，让你通过VHDL语言实现序列数字的发生(Sequence detector code)
vhdl按键检测
- 基于vhdl的按键检测程序。可以有效消除抖动(vhdl key dectect program)