CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 清零 计数器

搜索资源列表

  1. sybg.rar

    0下载:
  2. 交通灯控制器实验报告------SOC课程设计 一.实验功能 该交通灯控制器,能完成以下功能: ⒈ 显示交通灯的红、黄、绿的指示状态 用L1、L2、L3作为绿、黄、红灯; ⒉ 能实现正常的倒计时功能: 用M2、M1作为南北方向的倒计时显示器,显示时间为红灯55秒,绿灯30秒,黄灯15秒。 ⒊ 能实现特殊状态的功能 (1) 按S1后,能实现特殊状态功能; (2) 显示器M2M1闪烁; (3) 计数器停止计数并保持在原来的状态; (4) 显示红灯状态
  3. 所属分类:行业应用软件

    • 发布日期:
    • 文件大小:42.23kb
    • 提供者:
  1. ossybook

    0下载:
  2. 本次设计要求我使用最不经常使用页面淘汰算法。该算法在需要太太某一页是,首先淘汰到当前时间为止,被访问次数最少的那一页。这只要在页表中给每一页增设一个访问计数器即可实现。每当该页被访问时,访问计数器加1,而发生一次缺页中断时,则淘汰计数值最小的那一页,并将所有的计数器清零。-the design I use most frequently used pages out algorithm. The algorithm needs his wife to a certain page is the
  3. 所属分类:C#编程

    • 发布日期:2008-10-13
    • 文件大小:79.14kb
    • 提供者:成子
  1. 多媒体新闻系统

    0下载:
  2. 比较好的新闻ASP辕马。2.后台更新了全套编辑器图标,配合新版发布 3.后台增加多次查找替换、计算器、当前日期、当前时间、EXCEL表格、符号、公式等功能,大大增强了表格编辑功能。 4.后台增加保存文章时保存远程(从其它网站上复制内容,并且内容中包含有图片)的图片。 5.其他小的修正 6.中英文混合标题截取修正 7.新闻增加手动分页功能 8.大类修改总栏类别的BUG 9.重写原有自带计数器,不需要FSO权限;防刷新;不管每天服务器什么时候关,在第二天都会自动清零;提供
  3. 所属分类:界面编程

    • 发布日期:2008-10-13
    • 文件大小:5.95mb
    • 提供者:肖冰
  1. bahe

    0下载:
  2. 设计四 拔河游戏机 1、 设计一个能进行拔河游戏的电路。 2、 电路使用15个(或9个)发光二极管,开机后只有中间一个发亮,此即拔河的中心点。 3、 游戏双方各持一个按钮,迅速地、不断地按动,产生脉冲,谁按得快,亮点就向谁的方向移动,每按一次,亮点移动一次。 4、 亮点移到任一方终端二极管时,这一方就获胜,此时双方按钮均无作用,输出保持,只有复位后才使亮点恢复到中心。 5、 用数码管显示获胜者的盘数。 教学提示: 1、 按钮信号即输入的脉冲信号,每按一次按钮都应能进行
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:285.84kb
    • 提供者:万金油
  1. Quaacounterx

    0下载:
  2. 通过VHDL语言编写的计数器程序,可以在一吗器显示管上分段显示小时,分,秒,并且可以分别清零-VHDL prepared by the Counter procedures, in a yet-tube shown above show hours, and seconds can be reset respectively
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:83.07kb
    • 提供者:Jake
  1. 实验8 含异步清零和同步使能的计数器的设计

    0下载:
  2. 该压缩包内是一个含异步清零和同步清零的计数器,内还有源代码以及说明文档
  3. 所属分类:VHDL编程

    • 发布日期:2011-08-25
    • 文件大小:695.3kb
    • 提供者:18azrael
  1. 用 vhdl 设计含异步清零和同步时钟使能

    0下载:
  2. 用 vhdl 设计含异步清零和同步时钟使能的十进制加法计数器。再用 vhdl 设计含异步清零和同步时钟使能的十进制加减可控计数器。 -With vhdl design with asynchronous clear and synchronous clock enable decimal up counter. Vhdl design and then synchronize with asynchronous clear and clock enable control counter
  3. 所属分类:VHDL编程

    • 发布日期:2016-12-22
    • 文件大小:1kb
    • 提供者:釉雪Dreamer
  1. Cplusecount

    0下载:
  2. 一个拥有中断外部脉冲清零,外部脉冲计数的计数器,计数范围0-9999.脉冲频率可调-A disruption of the external pulse cleared, the external pulse count counter, count range 0-9999. Adjustable pulse frequency
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-25
    • 文件大小:53.21kb
    • 提供者:杜威
  1. jiaotongdeng

    0下载:
  2. 1). 用红、绿、黄三色发光二极管作信号灯。主干道为东西向,有红、绿、黄三个灯;支干道为南北向,也有红、绿、黄三个灯。红灯亮禁止通行;绿灯亮允许通行;黄灯亮则给行驶中的车辆有时间停靠到禁行线之外。 2).由于主干道车辆较多而支干道车辆较少,所以主干道绿灯时间较长。当主干道允许通行亮绿灯时,支干道亮红灯。而支干道允许通行亮绿灯时,主干道亮红灯,两者交替重复。主干道每次放行50秒,支干道每次放行30秒。 在每次由亮绿灯变成亮红灯的转换过程中间,需要亮5秒的黄灯作为过渡,以使行驶中的车辆有时间
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.89kb
    • 提供者:靓仔
  1. t1

    0下载:
  2. 带清零和重置功能的十进制计数器,可以用LED灯显示结果-Cleared and reset with the decimal counter, can use LED lights display the results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:987.73kb
    • 提供者:孟明川
  1. 60jinzhijiafajishuqi

    0下载:
  2. 60进制加法计数器设计时主要采用数电知识,采用清零法和反馈置数法进行电路设计。用两片74161,采用反馈清零法进行电路设计,此时相当于设计两个加法计数器,左边的是高位片,此时的高位片在电路中相当于是一片六进制的加法计数器,逢六进清零,右边的是低位片,相当于一个十进制的加法计数器,逢十清零,此电路采用置零法与反馈清零法用multisim中进行仿真-60 Counter-band adder design using a number of major electricity knowledge,
  3. 所属分类:Other systems

    • 发布日期:2017-04-25
    • 文件大小:211.71kb
    • 提供者:傅强
  1. count100

    1下载:
  2. 用VHDL语言编写的100进制计数器,计数到99后清零-VHDL language with the binary counter 100, count to 99 after the clear
  3. 所属分类:VHDL编程

    • 发布日期:2017-06-29
    • 文件大小:44.02kb
    • 提供者:王沙沙
  1. 3

    0下载:
  2. 设计一个10进制同步计数器,带一个清零端,一个进位输出端。-Design a synchronous counter 10, with a clear end, a carry output.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.84kb
    • 提供者:李小勇
  1. CNT10

    0下载:
  2. 十进制计数器,实现异步复位,同步清零功能, 方法简单易行,通过时序验证.-Decimal counter, asynchronous reset, synchronous clear function, simple and easy, by timing verification.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:196.54kb
    • 提供者:寒星
  1. VHDL_ReversibleCounter

    0下载:
  2. 可逆计数器(两位十六进制,以十进制方式显示即从00,01数到14,15然后00,01再到根据10hz晶振(低频都可选,视板子情况而定)作为时间脉冲计数,rst键可以重置(清零 )计数器,drct键选择加法计数还是减法计数.-2-bit-Hexadecimal Reversible Counter(decimal display)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.12kb
    • 提供者:杨联开
  1. 计数器

    0下载:
  2. 简单的层次化电路实现计数器,带有清零功能(counter with clear function)
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2017-12-16
    • 文件大小:5kb
    • 提供者:tyne
  1. 产品数量计数器

    0下载:
  2. 模拟工厂里的产品扫描计数器,其中S2用于模拟代替扫描开关,当有产品经过时,会使S2送出低电平(本程序中是用手按下S2来模拟)S2每按一下,便会使数码管上的计数器加一。S3用于对计数清零。(A product scanning counter in a simulated factory)
  3. 所属分类:单片机开发

    • 发布日期:2018-01-09
    • 文件大小:15kb
    • 提供者:mjv93
  1. 波浪型计数器

    0下载:
  2. 设计一个计数器,输入计数脉冲和清零信号,输出2位16进制计数值。计数器的计数规律如下:清零信号有效时输出0,计数脉冲上升沿时,输出由0递增到ff,再递减到1,然后在递增到fe,再递减到2,再递增,按如此规律反复计数。(A counter is designed, the count pulse and the zero signal are input, and the 2 - bit 16 - digit number is output. The counting rule of the c
  3. 所属分类:其他

  1. count

    0下载:
  2. 含异步清零和同步使能的计数器的设计,可以实现计数,异步清零,同步使能等功能(The design of a counter with asynchronous zero and synchronization enables counting, asynchronous zero, synchronization and other functions)
  3. 所属分类:易语言编程

    • 发布日期:2018-04-19
    • 文件大小:10kb
    • 提供者:爱冰冰
  1. 黑金Altera开发板Verilog实例教程

    0下载:
  2. 控制开发板上的4个LED灯,计数器记到4秒清零,控制LED灯依次亮(Controlling the four leds on the development board, the counter down to the 4 seconds reset, the control the LED light in turn)
  3. 所属分类:其他

    • 发布日期:2018-05-01
    • 文件大小:15.69mb
    • 提供者:意中人8383
« 12 3 4 5 6 7 »
搜珍网 www.dssz.com