CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 状态机

搜索资源列表

  1. telnet.tar

    0下载:
  2. linux下的telnet客户端源代码实现,采用有限状态机实现。-telnet client under linux source code implementation, the finite state machine implementation.
  3. 所属分类:Linux Network

    • 发布日期:2017-03-31
    • 文件大小:10682
    • 提供者:weibo
  1. 3

    0下载:
  2. vhdl程序范例,包括测试向量,存储器举例,基本语法,状态机-vhdl program examples, including test vectors, the memory for example, basic grammar, state machine, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:183566
    • 提供者:袁莎莎
  1. machine

    0下载:
  2. 状态机的使用对于大家来是很关键,这是个有限状态机的使用的例子,方便大家学习。-The use of state machines is critical for us to, this is the use of finite state machine example so as to facilitate learning.
  3. 所属分类:Other systems

    • 发布日期:2017-04-03
    • 文件大小:1161
    • 提供者:张见平
  1. myspu

    0下载:
  2. vhdl编写的cpu程序,直接用状态机编写的,没有微指令过程,基本算法都包含,新手学习用-vhdl cpu written procedures for the preparation of a state machine directly, without microcode process, the basic algorithms are included, beginners learn to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1902247
    • 提供者:林云龙
  1. dsa_CODE

    1下载:
  2. 三线通信DSA协议源代码。 使用状态机方式处理,可节省CPU时间。 可直接使用。-Three-DSA communication protocol source code. Using the state machine approach can save CPU time. Can be used directly.
  3. 所属分类:SCM

    • 发布日期:2017-03-26
    • 文件大小:2669
    • 提供者:banrn
  1. example

    0下载:
  2. 我FPGA开发板的程序!!!包括数、码管iic、VGA、乘法器、串口。加法器、比较器、状态机等等等了,主要是VHDL的也有部分好似Verilog的。参考下吧-verilog...vga..uart...add...etc..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6266775
    • 提供者:地主
  1. t1c

    0下载:
  2. 用VHDL编写的交通灯控制程序,采用了状态机进行处理,程序性能很好。-The traffic control program writed by VHDL
  3. 所属分类:Other systems

    • 发布日期:2017-04-04
    • 文件大小:617
    • 提供者:zzy
  1. iic_communication

    0下载:
  2. 实现IIC通信,通过一段式有限状态机实现对SRAM的读写时序,清晰易懂.-this code is very easy to understand
  3. 所属分类:Other systems

    • 发布日期:2017-04-08
    • 文件大小:473277
    • 提供者:颜爱良
  1. zhuangtaiji

    0下载:
  2. 状态机 FPGA 中的实现,已经通过FPGA的仿真!-FPGA Realization of the state machine has been through the FPGA of simulation!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:125712
    • 提供者:rbj
  1. zuyuan

    0下载:
  2. 这是一个实现有限状态机的verilog编程的程序-This is a realization of finite state machine programming procedures verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:739916
    • 提供者:陈萍春
  1. AD_TLC5510

    0下载:
  2. 用TLC5510实现高速A/D采样。用状态机的方法实现,在状态st0,给A/D一个采样时钟adck的上升沿,同时锁存A/D的输出-Using TLC5510 high-speed A/D sampling. The method used to achieve a state machine, in the state st0, to A/D sampling clock adck a rising edge of, and latched A/D output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:176550
    • 提供者:哈哈
  1. music

    0下载:
  2. 功能描述:向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调,该实验通过设计一个状态机和分频器使蜂鸣器发出"多来咪发梭拉西多"的音调。(VHDL)-Function Descr iption: to the buzzer to send a certain frequency square wave can make the appropriate buzzer tone, the experiment by designing a state machine and the divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1078303
    • 提供者:yunhen
  1. GPS_applications_and_the_use_of_state_machines_dec

    0下载:
  2. 本程序在周立功的LPC213x开发板上调试通过,本程序主要是熟悉NMEA0183语句及使用状态机解码的优缺点,以及与传统解码程序的不同点。-The program ZLG' s LPC213x development board debugging through the procedure was mainly familiar with the NMEA0183 statement and the use of state machine decoding the advantages
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-08
    • 文件大小:83321
    • 提供者:李军伟
  1. InsideBREW

    0下载:
  2. 全书共分三篇,每一篇均有不同的侧重点。 第一篇是勿在浮沙筑高塔,主要是介绍了理解BREW和嵌入式系统所需要的基本知识。其中包括硬件、C语言、编译器和MakeFile等专业性较强的内容。虽然本篇的主要目的是给初学者夯实基础,但是,我相信其中所讲的内容对专业人士也会有一定的参考价值。 第二篇是磨刀不误砍柴工,主要介绍BREW应用程序的开发过程,让我们能够从开发BREW的应用程序的过程中熟悉BREW平台。在本篇中,还推荐了一个基于BREW事件驱动机制的应用程序框架,这个框架采用了状态机的方式实
  3. 所属分类:BREW

    • 发布日期:2017-05-10
    • 文件大小:2111458
    • 提供者:陈立
  1. yunchengxu

    0下载:
  2. 内附几十种小程序,有状态机、比较器、波形发生器、乘法器、加法器、步进电机控制器等,希望大家能用的上。-Containing dozens of small programs, for reference,This is about FPGA,a tool ,we can study,but in ourselves.
  3. 所属分类:matlab

    • 发布日期:2017-04-06
    • 文件大小:42610
    • 提供者:wanglingyue
  1. zhuangtaiji

    0下载:
  2. 检测姓名序列的状态机。使用VERILOG编写。平台是QuartusII9.1。Cyclone -Detection of sequence state machine name. Prepared using VERILOG. Platform is QuartusII9.1. Cyclone III
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1168428
    • 提供者:海到无涯
  1. ser_test

    0下载:
  2. 用Moore状态机测试序列1110010-Test the series"1110010" in Moore FSM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:879
    • 提供者:魏武
  1. mealy

    0下载:
  2. 利用mealy状态机编写的一个8状态的数据检测机,如果输入为0101或者1001则输出为1,否则为0-Prepared using mealy state machine data from an 8-state detector, if the input for the 0101 or 1001 output is 1, otherwise 0
  3. 所属分类:Other systems

    • 发布日期:2017-04-06
    • 文件大小:12613
    • 提供者:luxin
  1. adc0809

    0下载:
  2. VHDL FPGA ADC0809 数模转换 状态机-VHDL FPGA ADC0809 DAC state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:138625
    • 提供者:喻炜
  1. fsm1

    0下载:
  2. 高效状态机的源代码,描述了三种类型状态机-Efficient state machine source code, describes three types of state machine
  3. 所属分类:Other systems

    • 发布日期:2017-05-02
    • 文件大小:677300
    • 提供者:hary
« 1 2 ... 25 26 27 28 29 3031 32 33 34 35 ... 50 »
搜珍网 www.dssz.com