CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 状态机

搜索资源列表

  1. cifa-vcPP

    0下载:
  2. 一款编译原理中的词法分析器,利用有限状态机的机制,能够解析C语言代码的词法结构,将每一个句子变成一个一个单词的形式。-A lexical analyzer in the compiler theory, finite state machine mechanism, able to resolve the lexical structure of C language code, each a one-word sentence into a form.
  3. 所属分类:Compiler program

    • 发布日期:2017-04-03
    • 文件大小:646689
    • 提供者:hgp
  1. state-machine-design

    0下载:
  2. Verilog and VHDL状态机设计,内含源代码,希望对大家有所帮助。-Verilog and VHDL state machine design, including source code, we want to help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:114544
    • 提供者:haby
  1. fsm

    0下载:
  2. rfid 电子标签设计数字基带处理状态机设计-rfid electronic card digital signal processing of fsm
  3. 所属分类:RFID

    • 发布日期:2017-03-28
    • 文件大小:852
    • 提供者:lvjian
  1. Integrator-comb_timing-state

    0下载:
  2. 积分梳状滤波器和时序状态机的Verilog语言描述,适合硬件描述初学者-Integrator-comb filter and timing the Verilog language to describe state machines, hardware descr iption suitable for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1917
    • 提供者:李菲
  1. canopen-spec

    1下载:
  2. CANopen协议的详细说明,清楚的解释了什么是对象字典,以及SDO,PDO的通信规范,对CANOPEN通信状态机也作了说明。-CANopen protocol details, a clear explanation of what is an object dictionary, and SDO, PDO' s communications standards, for CANOPEN communication state machine are also described.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-07-22
    • 文件大小:46080
    • 提供者:朱晖
  1. Interactive-state-machine

    0下载:
  2. 交互状态机建模,交互状态机能够使用通过公共寄存器通信的独立的a l w a y s语句进行描述。 示的两个交互进程的状态图, T X是一个发送器, M P是一个微处理器。如果进程T X不忙,进 程M P将要发送的数据放置在数据总线上,然后向进程T X发送信号L o a d T X,通知其装载数据 并开始发送数据。进程T X在数据传送期间设置T X B u s y表明其处于忙状态,不能从进程M P接 收任何进一步的数据。-Interactive state machine mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3877
    • 提供者:小模子
  1. trafficlightsa

    0下载:
  2. 东南大学 短学期数字系统设计中的 交通灯设计 通过状态机实现-Southeast University in the short-term digital system design through the traffic light state machine design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1019343
    • 提供者:mars
  1. mytftp

    0下载:
  2. 利用状态机写的一个mytftp跟ftp功能一样-Written using a state machine with the ftp functions as mytftp
  3. 所属分类:Linux-Unix program

    • 发布日期:2017-04-03
    • 文件大小:3592
    • 提供者:luowei
  1. MYCRC

    0下载:
  2. 由于altera公司的CRC生成和校验模块不支持本系统使用的Cyclone IV E系列FPGA,因此本文独立设计了CRC模块。该模块的接口与altera公司的CRC模块接口基本一致,能够对16位输入的数据流进行CRC校验码生成和校验。本文采用CRC-CCITT生成项,其表达式为:X16+X12+X5+X0。本模块需要startp信号及endp信号指示数据传输的起始及结束。本模块采用状态机设计,对于数据头和数据尾分别由不同的状态来处理。在本模块中,使用了for循环,这会消耗较多的FPGA资源,但
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:4311
    • 提供者:陈建
  1. FSM_Mealy

    0下载:
  2. Mealy型有限状态机设计,设计软件quartus,有详细注释-Mealy type finite state machine design, design software, quartus, with detailed notes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:109378
    • 提供者:wangchenlin2000
  1. FSM_Moore

    0下载:
  2. Moore型有限状态机设计,设计软件quartus,有详细注释-Moore-type finite state machine design, design software, quartus, with detailed notes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:114604
    • 提供者:wangchenlin2000
  1. sale-machine-

    0下载:
  2. 一个FPGA的自动售货机程序,状态机部分很详细,值得参考-A vending machine program the FPGA, the state machine part of the very detailed and valuable reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:9410
    • 提供者:边辰
  1. fsm

    0下载:
  2. 状态机,描述五个不同状态的触发条件,运用流水线技术-State machine, described five different states of the trigger conditions, the use of pipelining
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1407
    • 提供者:陈国宏
  1. duble-process-lock

    0下载:
  2. 编写由两个主控进程构成的与上述功能相同的符号化Moore型有限状态机-The process of writing composed by two main control functions with the same symbol of Moore-type finite state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:661
    • 提供者:denwei0011
  1. State-machine-programming

    0下载:
  2. 状态机编程 实验内容 1. Gray 编码和One-hot 编码两种状态机; 2. 触发器部分和组合逻辑部分结合与分开两种状态机。 -State machine programming experiment content 1. Gray coding and encoding two One-hot state machine 2 trigger part and the combinational logic part of the combination of t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:174466
    • 提供者:张云
  1. enhance-the-robust-of-485-by-CRC

    0下载:
  2. 主要演示如何使用CRC以及状态机方式,增强485通讯的可靠性,请参考-Code is relatively simple, the main demonstration how to use the CRC as well as other ways to enhance the reliability of 485
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-28
    • 文件大小:100013
    • 提供者:牛二
  1. state-machine

    0下载:
  2. 基于LABVIEW的状态机源代码,NI公司指定中国唯一供应商泛华测控公司提供的内部培训资料。需要用LABVIEW8.6以上版本打开.-LABVIEW-based state machine source code, NI designated China as the sole supplier of Pan-house training provided by the company and control information. Need LABVIEW8.6 later on.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-30
    • 文件大小:12997
    • 提供者:马月鹏
  1. AD_fsm

    0下载:
  2. AD7892的状态机VHDL代码。完成时序控制,4通道数据采集和AD转换。-the FSM of AD7892
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1354
    • 提供者:马寅
  1. Multi-function-key

    0下载:
  2. 阐述了采用状态机思路实现多功能按键检测的方法。其中包括单击,双击,长击-Idea of ​ ​ a state machine described to achieve multi-function button detection. These include click, double click, long click
  3. 所属分类:SCM

    • 发布日期:2017-03-27
    • 文件大小:15175
    • 提供者:hzl
  1. states

    0下载:
  2. 红绿灯程序,通过状态机,实现东西主干道,南北辅干道的十字路红绿灯控制。-Traffic light program, through the state machine to achieve the things the main road, secondary roads north-south traffic light controlled crossroads.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:172544
    • 提供者:木易
« 1 2 ... 36 37 38 39 40 4142 43 44 45 46 ... 50 »
搜珍网 www.dssz.com