搜索资源列表
principles_Pdf
- 单稳态触发器的结构及其开关级设计原理.pdf-Monostable multivibrator of the structure and its switch-level design principles. Pdf
555
- 555定时器构成的单稳态触发器的一种实用电路-555 timer monostable multivibrator consisting of a practical circuit
10
- 第10章 SQL查询相关技术 10.1 SELECT子句 10.2 查询常量 10.3 查询变量 10.4 模式查询 10.5 TOP和PERCENT限制查询结果 10.6 周期、日期查询 10.7 比较、逻辑、重复查询 10.8 在查询中使用OR和AND运算符 10.9 排序、分组统计 10.10 聚合函数 10.11 多表查询 10.12 嵌套查询 10.13 子查询 10.14 联合语句Union 10.15 内联接查询 10
S2SQLServer
- 了解设计数据库的基本步骤 熟练使用T-SQL实现建库、建表、加约束 掌握T-SQL编程，实现功能强大的查询 掌握创建索引、视图，快速访问数据库 掌握创建存储过程，实现复杂的业务规则 理解触发器的原理，实现高级的约束,以上摘自幻灯片,这个教程就是关于这一类的-Learn the basic steps of the design of a database of skilled use of T-SQL to achieve the Treasury building, bu
cd4000x
- CD4000 双3输入端或非门+单非门 TI CD4001 四2输入端或非门 HIT/NSC/TI/GOL 双4输入端或非门 NSC CD4006 18位串入/串出移位寄存器 NSC CD4007 双互补对加反相器 NSC CD4008 4位超前进位全加器 NSC CD4009 六反相缓冲/变换器 NSC CD4010 六同相缓冲/变换器 NSC CD4011 四2输入端与非门 HIT/TI CD4012 双4输入端与非门
sheji2
- 一个秒表的硬件设计，学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。-The hardware design of a stopwatch, learn basic digital circuit in the RS flip-flops, monostable multivibrator, the clock generator and counting, decoding display unit integrated circuit applic
jk_ff
- 这是我自己写的一个关于JK触发器的VERILOG 程序。-This is one I wrote it myself on the JK flip-flop process of VERILOG.
delphisqlserver2000
- delphi+SQLserver2000客房管理系统，有数据库触发器，存储过程调用-delphi SQLserver2000
flip
- D触发器是采用LABVIWE7的一个经曲电路，可以让你快速完成一个触发的开发引导-D flip-flop
PageChange
- Pagechange触发器运用，看如何操作。此乃上课间的无意小发现-pagechangge
DigitalCircuitExerciseAnswer
- 电子技术基础（第五版数字部分）康华光 课后习题解答 1 数字逻辑概论 2 逻辑代数与硬件语言描述 3 逻辑门电路 4 组合逻辑电路 5 锁存器和触发器 6 时序逻辑电路 7 存储器 8 脉冲波形的变换与产生 9 数模与模数转换器-The basis of electronic technology (the fifth edition of the digital part), Culture and Sport Exercise Huaguang ans
DffTech
- VRILOG硬件语言 D主控触发器DFF_MC10131源代码 -D master VRILOG hardware trigger DFF_MC10131 language source code
BookLoginIFrame
- 自己做的一个登陆界面,只要添加事务触发器就可以工作了。-A login made by myself
Enumeration
- Win事件触发器，并且可以分板正在运行的所有进程，可以模拟点击事件-Enumeration
Variable_modulus_counter
- （1）S2S1=00时，实现模3计数，触发器的状态一次0→1→2→0； （2）S2S1=01时，实现模5计数，触发器的状态一次0→1→2→3→4→0； (3) S2S1=10时，实现模7计数，触发器的状态一次0→1→2→3→4→5→6→0； (4) S2S1=11时，实现模7计数，触发器的状态一次0→1→2→3→4→5→6→7→0 -Variable modulus counter
QuadD
- 四路D型触发器 这个例子表明一个条件任务状态能够怎样被使用来描述连续的逻辑-Quad D-Type Flip-flop This example shows how a conditional signal assignment statement could be used to describe sequential logic
tb
- A服务器和B服务器同步,还包括添加删除修改的触发器-A synchronization server and server B, but also triggers
sql
- sql 编程简单实例 创建数据库 使用数据库 创建关系模式 实现插入 查询 删除 修改 等功能 实现 储存过程 触发器 -sql
Dchufajkchufa
- 基于EDA的D触发器，JK触发器，T撇触发器，txt,word格式码源-EDA based on the D flip-flop, JK flip-flop, T flip-flop charge, txt, word format source code
fgdfg222222
- 设计本课题时构思了两种方案：一种是用以AT89C2051为核心的单片机控制方案；另一种是用以74LS112双JK触发器构成的数字逻辑电路控制方案。考虑到单片机方案原理复杂，而且调试较为繁琐，所以本文采用后一种方案。-When the subject of the design concept of the two programs: one is for the AT89C2051 MCU as the core control program the other is for the 74L