SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬

用于水文频率计算的目估适线法,程序基于φ值表查询计算-Mesh used to calculate estimates of hydrological frequency fitting method

虚拟内存管理,用最先适配法,最优适配法,最差适配法,很好()

皮尔逊三型分布适线法频率计算，结果为累计分区曲线(Frequency calculation of Pearson's three-type distribution)