搜索资源列表
单片机除法
- 这是一个在51单片机上用汇编实现的除法程序。-This one of the 51 Series MCU used to achieve the division procedures.
16位二进制PIC除法子程序
- 16位二进制PIC除法子程序-16 binary division subroutine PIC
除法32
- 基于５１单片机的３２位除法程序-based on the 32-bit microcontroller division procedures
51对字节汇编除法程序
- ;----------------------------------------------- ;多字节十进制除法子程序CDIV ;入口：RO指向被除数2n字节压缩BCD码高位， ;R1指向除数n字节压缩BCD码高位，R3=n ;结果：商数压缩BCD码放入R0~(R0+2n)指向的2n个字节中， ;余数压缩BCD码放入(R0-n)~R0指向的n个字节中 ;使用A，R0，R1，R2，R3，R4，R6，R7，影响CY，CY=1结果溢出
背景减除法-三帧法-高斯背景建模法运动检测-VC
- 背景减除法-三帧法-高斯背景建模法运动检测-VC
树式除法型开方器VERILOG实现
- 树式除法型开方器VERILOG实现,用于任意长度的无符号数的开方运算,Square root of the tree-type divider-type device to achieve VERILOG
采用了辗转相除法得到最大公约数
- 有键盘输入两个正整数m,n，然后输出m,n的最大公约数和最小公倍数，采用了辗转相除法得到最大公约数p，然后用m,n的乘积除以p即得最小公倍数。,There are keyboard input two positive integers m, n, then output m, n the common denominator and least common multiple using the division algorithm to be the common denominator p
frame_difference.用matlab实现的动态目标检测程序
- 用matlab实现的动态目标检测程序，背景减除法,Using matlab to achieve a dynamic target detection procedures, background subtraction method
定点运算器.rar
- 实现二进制定点运算: 1.定点整数补码加法 2.定点整数补码减法 3.定点小数Booth补码一位乘法 4.定点小数原码一位除法（加减交替法） 5.定点小数补码一位除法（加减交替法） 6.定点小数原码一位乘法 7.定点小数原码两位乘法 8.定点整数原码乘法 9.定点整数原码除法,achieve binary fixed point operations : 1. Sentinel integral complement Adder 2. Sentinel integral
mutl16 实现16位移位乘法和除法
- 实现16位移位，可以实现乘法和除法。满足设计要求，实现代码简短，用verilog完成方便，容易操作。-Achieve 16-bit shift, multiplication and division can be achieved. Meet the design requirements to achieve a short code, complete with verilog convenient, easy to operate.
divider
- 移位快速除法器，通过一次移4位试商实现快速除法功能，较普通减除法器有及其巨大的效率提升-Divider rapid shift by a shift to four test functions of rapid division, as compared with ordinary objects have less efficiency and its huge
除法器的设计本文所采用的除法原理
- 除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。-Divider design used in this paper, the p
gaojingdu
- 高精度算法，包括大数加法，大数减法，大数乘法，大数除法，大数取余等高精度算法-High-precision algorithms, including the addition of large numbers, large numbers subtraction, multiplication of large numbers, large numbers division, such as high-precision algorithm for large numbers to take
vhd_divider
- lattice isplever7竟然没有除法库,只好在网上找了老外写的vhdl除法器-lattice isplever7 Treasury did not divide, so the Internet to find a foreigner to write the VHDL divider
sy33
- 用汇编语言实现除法功能，简单，方便，易懂，-Using assembly language to achieve division function, simple, convenient, easy-to-understand,
bgDiv
- 大数除法 用字符串表示 返回余数 范例程序-Division of large numbers with the return of more than string a few examples of that process
8bit
- 8bit数与8bit数的除法，用来实现数的除法，但不支持浮点数运算-8bit divider with 8bit
在VHDL中实现高精度快速除法
- 高精度的浮点数除法运算，基于浮点运算的FPGA实现，单精度浮点数-High-precision floating-point division operation, the FPGA based on the realization of floating-point operations, single precision floating point
Project23背景减除法
- 通过背景减除法实现目标与背景的分离，并且可以对单目标进行跟踪(The background subtraction method is used to separate the target from the background, and the single target can be tracked)
verilog中有符号整数说明及除法实现
- 说明了verilog中如何处理符号数的除法(verilog signed divided)