CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 32 alu

搜索资源列表

  1. ALU

    1下载:
  2. 用verilog编写的32位alu部件,用于cpu制作
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:3.3kb
    • 提供者:胡豫陇
  1. ARM32ALU

    0下载:
  2. VHDL ARM 32位ALU的设计,基于Quaryus II平台-VHDL ARM 32 位 ALU design platform based on Quaryus II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:281.05kb
    • 提供者:逆天之刃
  1. alu32bit

    0下载:
  2. verilog hdl alu module it is 32bit alu and 1bit alu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:360.46kb
    • 提供者:park
  1. alu

    0下载:
  2. 这是32位alu的代码,使用verilog写的,包含了简单的运算功能-This is a 32-bit alu code, use verilog to write, and includes a simple arithmetic functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.01kb
    • 提供者:杨恋
  1. ALU

    0下载:
  2. alu设计,实现三十二位计算,包括加法和减法,以及与,或,异或等-design of alu,alu design, implement 32, including both the addition and subtraction, as well as AND, OR, XOR, etc
  3. 所属分类:Other systems

    • 发布日期:2017-03-27
    • 文件大小:1.54kb
    • 提供者:xuyajun
  1. ALU_ise10migration

    0下载:
  2. It s vhdl source code for 32 bit ALU.
  3. 所属分类:VHDL-FPGA-Verilog

  1. CPU

    0下载:
  2. 32位5级流水线CPU设计指令系统、指令格式、寻址方式、寄存器结构、数据表示方式、存储器系统、运算器、控制器和流水线结构等-32bit pipeline CPU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:182.95kb
    • 提供者:znl
  1. alu_32_bit

    0下载:
  2. 一个Verilog语言写的32位ALU的源码。-A language written in Verilog source code for a 32-bit ALU.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.97kb
    • 提供者:sunny
  1. ALU_32

    0下载:
  2. 32 bit ALU design,LU Operations: This input specifies the ALU operation to be used during the acquisition process. The ALU operations are divided into logical operations and two classes of arithmetic operations. The two classes of arithmetic operatio
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-04
    • 文件大小:732byte
    • 提供者:madhawa
  1. ALUALUcontrol

    0下载:
  2. 实现32位的ALU,使其能够支持基本的指令。用Verilog HDL语言或VHDL语言来编写,实现ALU及ALU控制器。 -To achieve 32-bit ALU, so that it can support the basic directives. With the Verilog HDL language or VHDL language to write, implement ALU and the ALU controller.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.01mb
    • 提供者:于伟
  1. VHDLmipsPipeline

    0下载:
  2. 32 位MIP流水线CPU设计,5 stage,代码详细,包括ALU,存储器,寄存器等,是个很不错的CPU设计-32 MIP pipelined CPU design, 5 stage, the code in detail, including the ALU, memory, registers, etc. is a very good CPU design
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-29
    • 文件大小:548.33kb
    • 提供者:suborong
  1. 32Bitaludesign

    0下载:
  2. Design of simple 32 bit alu for SPARTAN 3 paltform
  3. 所属分类:Other systems

    • 发布日期:2017-04-11
    • 文件大小:692byte
    • 提供者:Ammankumar
  1. alu_32_bit

    0下载:
  2. 32位基本运算器的功能,加法,减法,或,异或,与等基本功能-32 basic calculator functions, addition, subtraction, or, XOR, and other basic functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1.98kb
    • 提供者:张明亮
  1. alu[1].eg1

    0下载:
  2. A 32-Bit ALU Design Example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:44.67kb
    • 提供者:vinoth
  1. alu32

    0下载:
  2. 32 bit ALU design using VHDL code for Xilinx ISE Foundation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:821byte
    • 提供者:Bruno Frankelli
  1. alu

    0下载:
  2. desein a simble 32 bit alu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:866.78kb
    • 提供者:tran
  1. ALU

    0下载:
  2. verilog硬件仿真,实现32-bit RISC微处理器的算数逻辑单仿真元(ALU),实现加减运算、逻辑运算、移位运算。仿真级别为RTL级。-verilog hardware simulation, to achieve 32-bit RISC microprocessor arithmetic logic one simulation element (ALU), to achieve addition and subtraction operations, logic operations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:2.84kb
    • 提供者:
  1. ALU

    0下载:
  2. Its an ALU of 32 bits.
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-11
    • 文件大小:628byte
    • 提供者:negro
  1. CPU-with-VHDL-16-32

    0下载:
  2. 在quartus中运行的32位指令集的16位CPU程序,模块化设计,包括MBR, BR, MR, ACC, MAR, PC, IR, CU, ROM, RAM, ALU等模块-In the the quartus run 32 16-bit CPU instruction set procedures, modular design, including the MBR, BR, MR, the ACC, the MAR, the PC, the IR CU, the ROM, RAM, ALU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.58mb
    • 提供者:
  1. alu

    1下载:
  2. 实现了四位快速加法器,并在此基础上实现了16位和32为快速加法器(Based on the implementation of four bit fast adder, 16 bit and 32-bit fast adders are realized)
  3. 所属分类:GIS编程

    • 发布日期:2020-07-11
    • 文件大小:35kb
    • 提供者:啊谬
« 12 »
搜珍网 www.dssz.com