CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 7人 表决

搜索资源列表

  1. biaojueqi

    0下载:
  2. eda7人表决器,设计一个七人表决电路,当参与表决的7人中有4人或4人以上赞同时,表决器输出“1” 表示通过,否则输出“0”表示不通过。 实验时,可用7个电平开关作为表决器的7个输入变量,输入“1”表示表决者“赞同” 输入“0”表示表决者“不赞同”。 -eda7 votes, design a seven-vote circuit, When a vote of seven people who have four or more than four people agree,
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:10293
    • 提供者:王哥
  1. voting 表决VHDL程序设计

    0下载:
  2. 7人表决VHDL程序设计,,表决的原则是输入“1”代表同意,“0”代表不同意,当同意的人数大等于4人时电路输出为“1”,否则为“0”。 ①用VHDL语言写出完整的程序。 -7 voting VHDL programming
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-23
    • 文件大小:11066
    • 提供者:
  1. 7people

    0下载:
  2. 实现7人表决功能,为eda的学习有帮助,欢迎下载验证-7 people realize a vote function, the study has for the EDA to help are welcome to download authentication
  3. 所属分类:Other systems

    • 发布日期:2017-04-28
    • 文件大小:165667
    • 提供者:雨寒
  1. VHDL

    0下载:
  2. 这是关于VHDL的五个简单程序,跑马灯、简单时钟、4*4键盘、计价器、7人表决器。-This is about the five simple VHDL program, marquees, a simple clock, 4* 4 keyboard, the meter, 7 voting machine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:4653
    • 提供者:qq
  1. voter

    0下载:
  2. 这是一个基于Quartus2 的七人投票表决系统-voter for 7 men
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:299765
    • 提供者:油雨墨夜
  1. Example18

    0下载:
  2. 七人表决器,可以实现7个人表决的小程序,计算表决同意人数,根据人数数码管显示表决通过人数-voting for seven people,7 people can vote applet
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:169335
    • 提供者:卢进
  1. bj7

    0下载:
  2. 7人表决器,当参与表决的7人中有4人或4人以上赞同时,表决器输出“1” 表示通过,否则输出“0”表示不通过-7 people voting, when seven people have participated in the vote of four or more people agree, the division outputs " 1" through, otherwise outputs " 0" means not through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:195377
    • 提供者:qzy
  1. test6

    0下载:
  2. 本实验就是利用实验系统中的按键开关模块和 LED 模块以及数码管模块来实现一个简单的七人表决器的功能。按键开关模块中的键 1~键 7 表示七个人,当按键开关输入为‘ 1’时,表示对应的人投同意票,否则当按键开关输入为‘ 0’ 时,表示对应的人投反对票; LED 模块中 D1 表示七人表决的结果,当 LED1 点亮时,表示此行为通过表决;否则当 LED1 熄灭时,表示此行为未通过表决。同时通过的票数在数码管上显示出来-This experiment is the use of the expe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:286816
    • 提供者:小方
搜珍网 www.dssz.com