搜索资源列表
i2c
- SAA7114 和 FPGA/CPLD之间通讯的程序,本人觉得比较好,而且里面还添加了,ROM,用来存取IIC的常数和读来的数据。
vga
- VHDL书写VGA源码,可用于FPGA和CPLD
FHT_example
- < ALTERA FPGA/CPLD 高级篇>>光盘资料中 体会“面积和速度的平衡与互换” 例程
DDRinterface
- 《ALTERA FPGA/CPLD高级篇》高速DDR存储器数据接口设计实例
Float
- 用VHDL语言在CPLD/FPGA上实现浮点运算,资源多多共享,不亦乐乎!
stopwatch_tb.vhd
- 用ISE中各种工具设计“运动计时表”.加深对FPGA/CPLD设计流程的理解,体会ISE集成的各种设计工具的使用方法与技巧。
sd_IP
- SD card controller can just read data using 1 bit SD mode. I have written this core for NIOS2 CPU, Cyclone, but I think it can works with other FPGA or CPLD. Better case for this core is SD clock = 20 MHz and CPU clock = 100 MHz (or in the rati
Reset
- 一篇关于软件复位的论文,本文很详细的描述了VHDL语言中的软件复位,包括各种具体解决方案,对FPGA/CPLD设计者来说,相当具有参考价值。
VHDL
- 这是有关VHDL的介绍,随着工业的自动化,CPLD与FPGA被越来越广泛的应用于工业控制领域
FPGA_CPLD-SHC
- 多款FPGA CPLD开发板的原理图,很好的线路设计参考
ISE7.1lesson
- ISE最常用的FPGA、CPLD开发软件教程,对代码的编绎、下载等环节十分有用。
VHDL
- 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计,包括偶数分频、非 50%占空比和 50%占空比的奇数分频、半整数 (N+0.5)分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合,形成可使 用的电路,并在 ModelSim 上进行验证。
Des2Sim
- 本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程,作为我这一段 时间自学 FPGA/CPLD 的总结,如果有什么不正确的地方,敬请各位不幸看到这篇文章的 大侠们指正,在此表示感谢。当然,这是一个非常简单的时序逻辑电路实例,主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1; Altera 公司出品的 Quartus II 4.2;Mentor Graphics 公司出品的 ModelSim
xc2s200pin_out_test
- 用于xillinx芯片xc2s200-pq208 PCI引脚测试的,有时担心焊接是否良好,需要测试PCI引脚,也可以修改后测试其它XILLINX芯片,对于想学习CPLD,FPGA的朋友有很大的帮助,可以学习引脚的绑定等等。
FY2440
- 本人自己制作的JTAG下载线,只用了一片244,可以支持ARM9、Cortex™ -M3、CPLD、FPGA、89S52等。目前这些已经测试通过。性能稳定。但是注意74LS244和74HC244在性能上可能会有些区别
work3CNT4BDECL7S
- 7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器,输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1;接有高电平的段发亮
FPGAexperice
- FPGA/CPLD数字电路设计经验分享。大唐公司的!
EPM7128SLC84-10chengxushili
- CPLD程序,ALTERA公司的EPM7128SLC84-10,PLCC84封装,已经调试过的程序,包含仿真文件,波形文件,VHDL语言程序,电路图以及PCB板和系统原理图,非常有用,尤其是初学EDA和CPLD、FPGA器件的人
hdb3 decoder
- 我上期做的VHDL设计方案,用于在FPGA或CPLD中实现HDB3的编码-I do view on the VHDL design options for the CPLD or FPGA to achieve HDB3 code
同有SPI接口的器件进行通信对SPI接口器件的读写控制vhdl源程序
- vhdl实现spi可以同有SPI接口的器件进行通信对SPI接口器件的读写控制vhdl源程序,fpga cpld-vhdl spi can achieve devices with a SPI interface to communicate with devices on the SPI interface to read and write vhdl source code control