搜索资源列表
卷积码、CRC
- 卷积码的C源程序，包括编码器和译码器。 还有一个是循环荣誉校验的vhdl]源码。-convolution of C source code, including the encoder and decoder. There is a cycle of the calibration honor VHDL] source.
genCRC32
- 本程序是使用Vc++6.0开发的用于计算机系通信理论课程的CRC32编码器模拟程序，它能模拟直接计算法和余式计算法，算法明晰。-this procedure is the use of Vitamin C 6.0 for the development of computer-communication theory courses CRC encoder simulation program, it can direct simulation calculation and computati
matlab_cdma
- 该程序仿真CDMA接收机的功能，包括解扩，解交织，信道编码(卷积码)，解码，信源编码(CRC)解码5个功能模块，生成用于数字基带传输的信号序列。 仿真CDMA发射机的功能，包括随机序列的产生，信源编码尾比特添加, 信道编码(卷积编码)，分组交织和扩频调制6个功能模块，生成用于数字基带，传输的信号序列，输出还包括用于解调所需要的信源编码尾比特值add_bits，交织器的尾比特值i_add_bits-CDMA receiver functions, including despreading,
simulate
- 循环冗余校验CRC (Cyclic Redundancy Check)码是由分组线性码的分支而来，其主要应用是二元码字。编码简单且误判概率很低，在通信系统中得到了广泛的应用。循环冗余校验码是属于分组码中的一类重要的线性码，它不仅在理论上具有很好的代数结构，而且其编码和译码可以通过线性移位寄存器很容易地实现。 通过对CRC的分析和基于MATLAB工具的仿真，充分证明了CRC的检错能力很强，编码简单。
crc
- crs循环编码器源码. 在数据和控制信息中加上循环冗余码是通用串行总线（USB）协议中一个重要的错误检测措施。接收端通过进行循环冗余校验（CRC），可以检测包在传输过程中是否发生损坏。-CRC Encoding
jjm
- 用Verilog实现的crc16编码器，可以实现任意长度帧的发送信息的crc无失真编码-Implemented with Verilog crc16 encoder can send frames of any length lossless coding of information crc
UHF-RFID-CRC
- 本文首先研究了IsO／IECl8000．6标准中A、B两类短程通讯的前向链路与返回 链路的数据编码方式，对(FMO)双相间隔编码、(PIE)脉冲间隔编码、曼切斯特码 的编解码方式和技术参数进行了深入的分析，并利用FPGA实验平台对这三种编 码的编、解码电路进行了设计和仿真。然后对UHF RFID系统的差错控制技术原理 进行了探讨，重点研究了ISo／IECl8000．6标准中采用的数据保护与校验技术，即 循环冗余校验(CRC)技术。分析了基于线性反馈移位寄存器(LFSR)实现C
CDMA2000-CRC
- 关于cdma2000 crc编码器的源程序-About cdma2000 crc source encoder
crc
- 基于VHDL的CRC编码器的CRC的生成模块源码。-The CRC based on VHDL CRC encoder source code generation module.
crc
- 基于VHDL的CRC编码器的检错模块的源码-The VHDL-based CRC error detection encoder module source
Crc32
- CRC校验实用程序库 在数据存储和数据通讯领域，为了保证数据的正确，就不得不采用检错的手段。在诸多检错手段中，CRC是最著名的一种。CRC的全称是循环冗余校验，其特点是:检错能力极强，开销小，易于用编码器及检测电路实现。从其检错能力来看，它所不能发现的错误的几率仅为0.0047 以下。-/* CRC.C——CRC程序库*/ #define CRCCCITT 0x1021 #define CCITT-REV 0x8408 #define CRC16 0x8005 #define C
module-Temperature
- DS18B20引脚功能 GND地，DQ数据总线，VDD电源电压 18B20共有三种形式的存储器资源，它们分别是： ROM 只读存储器，用于存放DS18B20ID编码，其前八位是单线系列编码，后面48位是芯片唯一的序列号，最后8位是以上56位的CRC码。DS18B20共64位ROM RAM 数据暂存器，数据掉电后丢失，共9个字节，每个字节8位，第1、2个字节是温度转换后的数据值信息，EEPROM 非易失性记忆体，用于存放长期需要保存的数据，上下限温度报警值和校验数据
CRC
- 循环码的编码与译码器(支持一位的纠错) 编码(n,k可调) 测试用例1： input:n=7 k=3 g=11101 m=101 output:1010011 input:n=7 k=3 g=11101 m=010 output:0100111 测试用例2： input:n=7 k=4 g=1011 m=1101 output:1101001 input:n=7 k=4 g=1011 m=1010 output:1010
卷积码、CRC
- 卷积码的C源程序，包括编码器和译码器。还有一个是循环荣誉校验的vhdl]源码。-convolution of C source code, including the encoder and decoder. There is a cycle of the calibration honor VHDL] source.
ENCODE_8B_10B
- 8B_10B编码器FPGA设计,平台上验证，结果可用。(Design of FPGA encoder 8B_10B,reading out crc after calculating the value.)
Verilog的135个经典设计实例
- Verilog的135个经典设计实例，部分摘录如下：【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】（7，4）循环码纠错译码器【例 12.10】（7，4）线性分组码译码器【例