verilog jtag源码及原理，还有debug模块。边界扫描等-verilog jtag source and principle, as well as debug module. Boundary-Scan, etc.

本文十、十二、十六，、六十进制计数器各一个，然后通过数据扫描分时模块与译码器模块在五个数码管上显示计数过程，六十进制计数器高、地位在不同数码管上显示。之后对程序进行调试和运行及仿真，仿真结果符合设计要求时使用JTAG下载到可编程器件中实现软、硬件结合。-This article ten, 12, 16, and six decimal counter counting process, six decimal counter, the status of digital tube displa

MM32开发板活动资料 1 个标准的 JTAG/SWD 调试下载口 1 个电源指示灯（蓝色） 2 个状态指示灯（DS0:红色，DS1 :绿 色 ） 1 个 IIC 接口的 EEPROM 芯片，24C08，容量 1024 字节 1 个 SPI FLASH 芯片，S25F008A，容量为 1M 字节（即 8M bit) 1 个标准的 2.4/2.8/3.5/4.3/7 寸 LCD 接口，支持触摸屏 1 个 OLED 模块接口（与 LCD 接口部分共用） 1 个