CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - FLOAT adder

搜索资源列表

  1. 32-float-point-adder

    0下载:
  2. 32位浮点加法器。我第一次上载源码你就放过我吧,我就是想看一看加法器应该怎么做。-Floating point adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.15kb
    • 提供者:周奕彤
  1. Intf

    0下载:
  2. 用于将两个两字节十六进制数据转为浮点数后进行乘除加法运算-for two to two-byte hexadecimal data to float after multiplication and division operations Adder
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-26
    • 文件大小:3.18kb
    • 提供者:阿颖
  1. calculator

    0下载:
  2. 计算中缀表达式,数字为整数,加减乘除四则运算 -*This program can solve simple formula *by adder, subtraction, multiplication and division, *whose operand is float, including minus float. */
  3. 所属分类:Data structs

    • 发布日期:2017-04-01
    • 文件大小:905byte
    • 提供者:linhui
  1. float

    0下载:
  2. 基于Verilog HDL的32位浮点运算加法器的源代码。-Based on the 32-bit floating point adder in Verilog HDL source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:1.16kb
    • 提供者:朱文
  1. sumador_punto_flotante

    0下载:
  2. float point adder spartan 3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:482.57kb
    • 提供者:cel
  1. float

    0下载:
  2. 32位浮点加法器 verilog语言编写-32-bit floating-point adder verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:1.2kb
    • 提供者:
  1. complexadder

    0下载:
  2. 32位复数加法器,利用ISE里的float IP核-32 complex adder, using the ISE in the float IP core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:735byte
    • 提供者:徐天伟
  1. float_adder

    0下载:
  2. 实现可调维度的浮点数加法运算,内涵各个子模块和testbench(Able to achieve the float numbers adding operation.)
  3. 所属分类:VHDL/FPGA/Verilog

搜珍网 www.dssz.com